VN16118
初步
功能块描述
输入数据锁存器
的输入数据锁存块锁存的10位TTL输入的并行字节， TX<9 ： 0> ，在上升
在125 MHz的用户提供TX_CLK写入保持寄存器的边缘。
并行 - 串行转换器
接收到的10位TTL并行输入字节被转换成串行的PECL电平数据流
并行到串行块，并且被差分传输到线驱动块在1.25Gbps的。
在8B / 10B编码数据位0被送到第一顺序发送。
时钟发生器
由TX PLL模块产生用于时钟串行输出1250 MHz信号
根据用户提供的TX_CLK 。这个时钟应具有
±100
ppm的耐受性。
内部环回
当EWRAP被设置为逻辑高电平时，由发射机产生的串行数据流是
环代替外出到DOUT ±销回接收器路径。当环回
模式，静态逻辑1的线驱动器被发送（DOUT +是高电平和DOUT-是低的） 。
信号检测
信号检测模块用于检测在引脚串行输入数据流DIN ± 。如果串行输入
低于50 mV的差分，该块变为非触发SIG_DET并设置输出， RX<9 ： 0> ，
所有的逻辑的。当在销DIN ±串行输入大于50毫伏时，信号是
定向到接收路径。
均衡器和切片机
从线（DIN ±引脚）接收到的信号由电缆带宽失真。为了
保持低的误码率，一个均衡器用于补偿信号损失。切片机
恢复差分低电平信号到一个CMOS电平的单端信号，对于时钟
恢复和数据重定时。
时钟恢复
串行输入数据流中包含的数据和时钟。时钟恢复模块用于
中提取数据和时钟从该输入端。除了数据， 62.5 MHz的两个时钟是
恢复。
表2.绝对最大额定值
符号
V
cc
V
IN， TTL
V
IN， HS_IN
I
O， TTL
T
英镑
T
j
电源电压
TTL输入电压
HS_IN输入电压
TTL输出源电流
储存温度
结工作温度
-65
0
参数
-0.5
-0.7
2.0
分钟。
5.0
马克斯。
V
V
V
mA
°C
°C
VCC + 2.8
VCC
13
+150
+150
单位
注意，超出上述绝对最大额定值可能会导致器件永久性损坏。
这些评价只强调规范和设备在这些或任何一个正确的功能操作
以上这些在规范的业务部门所列出的其他条件是不是暗示。曝光
在绝对最大额定值条件下工作会影响产品的可靠性。
1999-12-15
第6页
MDSN-0001-00
费沙半导体
l
747卡姆登大街
l
坎贝尔
l
CA 95008
l
pH值。 408.379.2900
l
传真408.379.2937
VAISH [ VAISHALI SEMICONDUCTOR ]
