VN16118
表1.引脚说明
名字
GND_ESD
VCC_ESD
TX<0>
TX<1>
TX<2>
TX<3>
TX<4>
TX<5>
TX<6>
TX<7>
TX<8>
TX<9>
GND_TXA
VCC_TXA
NC
初步
针＃
1, 14
5, 10
2
3
4
6
7
8
9
11
12
13
15
18
16, 17,
27, 48,
49
No
CONNECT
这些引脚均粘结在隔离垫和有没有关系
到内部电路。
动力
电源和地对对TX PLL的模拟电路。
TTL
输入
10位并行数据输入引脚。此数据应10b中/ 8b中
编码。所述至少显著位是TX<0>和发送
科幻RST 。
TYPE
动力
描述
电源线和地线对的垫ESD结构。
EWRAP
19
TTL
输入
包裹打开。该引脚为高电平有效。置位后，
高速串行数据在内部包裹从发射机
串行数据输出回接收器输入的数据。此外，当
断言， DOUT ±保持静态逻辑1时无效，
DOUT ±和DIN ±都是活动的。
电源和地对对TX数字电路。
VCC_TXD
GND_TXD
TX_CLK
20
21
22
动力
TTL
输入
参考时钟和发送字节时钟。这是一个125兆赫
由主机系统提供的系统时钟。上的正边沿
时钟，输入数据， TX<9 ： 0> ，被锁存到
注册。这个时钟乘以10的内部，以产生
发送串行位时钟。
电源和地对用于在所述接收器部分的数字电路。
VCC_RXD
GND_RXD
EN_CDET
23 28,
25
24
动力
TTL
输入
逗号检测使能。该引脚为高电平有效。当
断言的，内部的字节对齐功能被接通时，给
让时钟以逗号字符同步
（ 0011111XXX ） 。当拉高，功能被禁用，
将未对齐的时钟和数据。在这种模式下COM_DET设置为
低。
信号检测。该引脚为高电平有效。它表示的损失
输入信号上的高速串行输入， DIN ± 。 SIG_DET是
置为LOW时，差动输入是小于50毫伏。
电源和地对用于接收器部分的时钟信号。
接收字节时钟。两个180度异相的62.5兆赫
是由接收机部分恢复的时钟信号。该
接收到的字节是由上升沿交替主频
这些信号。 RX_CLK<1>的上升沿与对齐
当检测逗号字符。
SIG_DET
26
TTL
产量
动力
TTL
产量
Vcc_Rx
GND_Rx
RX_CLK<1>
RX_CLK<0>
29
32
30
31
1999-12-15
第4页
MDSN-0001-00
费沙半导体
l
747卡姆登大街
l
坎贝尔
l
CA 95008
l
pH值。 408.379.2900
l
传真408.379.2937
VAISH [ VAISHALI SEMICONDUCTOR ]
