欢迎访问ic37.com |
会员登录 免费注册
发布采购

TPS3808G33DBVR 参数 Datasheet PDF下载

TPS3808G33DBVR图片预览
型号: TPS3808G33DBVR
PDF下载: 下载PDF文件 查看货源
内容描述: 低静态电流可编程延迟监控电路 [Low Quiescent Current, Programmable-Delay Supervisory Circuit]
分类和应用: 监控
文件页数/大小: 21 页 / 545 K
品牌: TI [ TEXAS INSTRUMENTS ]
 浏览型号TPS3808G33DBVR的Datasheet PDF文件第4页浏览型号TPS3808G33DBVR的Datasheet PDF文件第5页浏览型号TPS3808G33DBVR的Datasheet PDF文件第6页浏览型号TPS3808G33DBVR的Datasheet PDF文件第7页浏览型号TPS3808G33DBVR的Datasheet PDF文件第9页浏览型号TPS3808G33DBVR的Datasheet PDF文件第10页浏览型号TPS3808G33DBVR的Datasheet PDF文件第11页浏览型号TPS3808G33DBVR的Datasheet PDF文件第12页  
www.ti.com
SBVS050F - 2004年5月 - 修订2006年10月
设备操作
该TPS3808微处理器监控产品
系列旨在触发复位信号时,
无论是SENSE引脚电压降至低于V
IT
手动复位( MR)被拉低。 RESET输出
保持有效后,用户可调节的时间
无论是手动复位( MR)和SENSE电压
返回到其阈值。一个广泛的
阈值电压和复位延时时间调整
是可用的,从而允许将在一个使用这些装置
应用广泛。复位阈值电压
可能是出厂设置从0.82V至3.3V或4.4V从到
5.0V ,而TPS3808G01可以被设置为任何
电压高于0.405V通过外部电阻
分频器。两个预设延迟时间也
用户可选择的:当连接了C
T
引脚到V
DD
结果
在一个300ms的复位延时,同时保留了C
T
开放产生一个20ms的复位延迟。此外,
连接℃之间的电容
T
和GND允许
设计师选择从任何复位延迟时间
1.25ms至10秒。
上拉电阻的开漏复位的
电源线可用于允许复位信号
微处理器具有比电压高
V
DD
(高达6.5V ) 。该上拉电阻应不
大于10kΩ的较小的作为有限阻抗的结果
的RESET线。
检测输入
检测输入端提供一个终端,在其任
系统电压进行监控。如果在电压
这个引脚低于V
IT
,然后复位有效。
比较器有一个内置的滞后,以确保
顺利复位断言和反断言。这是
好的模拟设计的做法是一个1nF至10nF
在SENSE输入旁路电容减少
敏感性瞬变和布局寄生效应。
该TPS3808G01可用于监视任何
使用该电路的电压轨下降到0.405V示于
V
IN
V
DD
R
1
TPS3808G01
SENSE
RESET
1nF
R
2
GND
V
OUT
V
IT
= (1 +
R
1
)0.405
R
2
复位输出
在TPS3808G25的一个典型应用与使用
处理器被示于
开漏RESET输出通常连接到
微处理器的复位输入。上拉
电阻必须用于保存这条线时,高
RESET是不是有效。复位输出
未定义为0.8V以下的电压,但是这通常是
不是问题,因为大多数的微处理器不
功能低于这个电压。 RESET仍居高不下
(无效状态),只要SENSE高于其
阈值(V
IT
)和手动复位(MR)是逻辑
高。如果任SENSE低于V
IT
或MR驱动
低, RESET有效,驾驶RESET引脚为
低阻抗。
2.5V
SENSE V
DD
牛逼PS 380 8G 25
MR
C
T
1M
V
DDSHV 1,3, 6 ,7,9
Ø M AP 1510
图11.使用TPS3808G01来监控
用户定义的阈值电压
手动复位(MR )输入
手动复位( MR)输入允许一个处理器或
其它逻辑电路,以使系统复位。逻辑低电平
(0.3V
DD
)在MR导致复位断言。 MR后
返回到逻辑高和SENSE是高于它的复位
阈值时,复位撤除后用户
定义的复位延时结束。需要注意的是MR
内部连接到V
DD
使用90KΩ电阻使该引脚
可以悬空,如果MR将不会被使用。
SEE
对于如何磁共振可以用来监控
对多个系统电压。请注意,如果该逻辑信号
开车先生并不完全去到V
DD
,将有
一些额外的电流消耗为V
DD
后果
内部上拉电阻的MR 。为了最大限度地减少
电流消耗,一个逻辑电平的FET可以用作
所示
RESET
GND
RESPWRON
GND
该TPS3808图10.典型应用
与OMAP处理器
一旦MR又是逻辑高,感觉是上面
V
IT
+ V
HYS
(阈值的滞后) ,延迟电路
允许持有RESET低的指定
重置延迟时间。一旦复位延迟已到期,
RESET引脚变为高阻抗状态。该
8