电气规格
5.14.3
作为McBSP的SPI主模式或从时序
表5-25表5-32假设检验在推荐工作条件下（见图5-24 ，
图5-25 ，图5-26 ，图5-27 ） 。
表5-25 。作为McBSP的SPI主模式或从时序要求（ CLKSTP = 10B ， CLKXP = 0 ）
†
主
民
t
SU（ BDRV - BCKXL ）
t
H（ BCKXL - BDRV ）
†
‡
SLAVE
民
2
−
6P
‡
5 + 12P
‡
最大
最大
单位
ns
ns
建立时间， BDR BCLKX低前有效
保持时间， BDR BCLKX低后有效
12
4
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = 0.5 *处理器时钟
表5-26 。作为McBSP的SPI主模式或从开关特性（ CLKSTP = 10B ， CLKXP = 0 ）
†
参数
t
H（ BCKXL - BFXL ）
t
D（ BFXL - BCKXH ）
t
D（ BCKXH - BDXV ）
t
DIS （ BCKXL - BDXHZ ）
t
DIS （ BFXH - BDXHZ ）
t
D（ BFXL - BDXV ）
†
‡
主
§
民
T
−
3
C
−
4
−
4
C
−
2
最大
T+4
C+3
5
C+3
SLAVE
民
最大
单位
ns
ns
保持时间， BCLKX低后低BFSX
¶
延迟时间， BFSX低到高BCLKX
#
延迟时间， BCLKX高BDX有效
禁止时间，之后从最后一个数据位BDX高阻抗
BCLKX低
禁止时间，之后从最后一个数据位BDX高阻抗
BFSX高
延迟时间， BFSX低到BDX有效
6P + 2
‡
10P + 17
‡
ns
ns
2P− 4
‡
4P+ 2
‡
6P + 17
‡
8P + 17
‡
ns
ns
对于所有SPI从机模式， CLKG通过设置CLKSM = CLKGDV = 1编程为CPU时钟的1/2。
P = 0.5 *处理器时钟
§
T = BCLKX周期= （ 1 + CLKGDV ） * 2P
C = BCLKX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2P时CLKGDV是偶数
¶
FSRP = FSXP = 1。作为SPI主， BFSX反转为低电平有效从使能输出。作为一个奴隶，在BFSX低电平有效信号输入
和BFSR被内部使用之前反转。
CLKXM = FSXM = 1 ， CLKRM = FSRM = 0，主多通道缓冲串口
CLKXM = CLKRM = FSXM = FSRM = 0为奴隶的McBSP
#
BFSX应该低前时钟的上升沿，使从属设备，然后开始在主时钟的上升沿SPI传输
（ BCLKX ） 。
最低位
BCLKX
t
H（ BCKXL - BFXL ）
BFSX
t
DIS （ BFXH - BDXHZ ）
t
DIS （ BCKXL - BDXHZ ）
BDX
位0
t
SU（ BDRV - BCLXL ）
BDR
位0
Bit(n-1)
t
D（ BFXL - BDXV ）
Bit(n-1)
t
D（ BFXL - BCKXH ）
最高位
t
D（ BCKXH - BDXV ）
(n-2)
t
H（ BCKXL - BDRV ）
(n-2)
(n-3)
(n-4)
(n-3)
(n-4)
图5-24 。 McBSP的时序SPI Master或Slave ： CLKSTP = 10B ， CLKXP = 0
96
SPRS007D
2001年11月
−
修订后的2004年4月
TI [ TEXAS INSTRUMENTS ]
