电气规格
表5-22 。 McBSP的
发送和接收
开关特性
†
参数
t
C（ BCKRX ）
t
W（ BCKRXH ）
t
W（ BCKRXL ）
t
D（ BCKRH - BFRV ）
t
D（ BCKXH - BFXV ）
t
DIS （ BCKXH - BDXHZ ）
t
D（ BCKXH - BDXV ）
t
D（ BFXH - BDXV ）
†
‡
民
BCLKR / X INT
BCLKR / X INT
BCLKR / X INT
BCLKR INT
BCLKR分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BFSX INT
BFSX分机
−
1
¶
2
−1
¶
2
4P
‡
D
−
1
§
C
−
1
§
−
3
0
−
1
2
最大
D + 1
§
C + 1
§
3
12
5
10
6
10
10
20
7
11
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
周期时间， BCLKR / X
脉冲持续时间， BCLKR / X高
脉冲持续时间， BCLKR / X低
延迟时间BCLKR高内部BFSR有效
时间，
延迟时间BCLKX高内部有效BFSX
时间，
禁用时， BCLKX高BDX高阻抗继去年数据
转位
延迟时间BCLKX高BDX有效
时间，
DXENA =
0
#
延迟时间， BFSX高BDX有效
仅适用于数据延迟0 （ XDATDLY = 00B ）模式时，
CLKRP = CLKXP = FSRP = FSXP = 0。如果任何的信号的极性反转，然后该信号的定时基准，也反转。
P = 0.5 *处理器时钟
§
T = BCLKRX周期= （ 1 + CLKGDV ） * 2P
C = BCLKRX低脉冲宽度= T / 2时， CLKGDV是奇数或零和= （ CLKGDV / 2 ） * 2P时CLKGDV是偶数
D = BCLKRX高脉冲宽度= T / 2时CLKGDV是奇数还是零和= （ CLKGDV / 2 + 1）* 2P时CLKGDV是偶数
¶
最小延迟时间也代表了最小输出保持时间。
#
发送延迟启用的多通道缓冲串口（ DXENA ）功能上没有TMS320VC5407 / TMS320VC5404实现的。
t
C（ BCKRX ）
t
W（ BCKRXH ）
t
W（ BCKRXL ）
BCLKR
t
D（ BCKRH - BFRV ）
BFSR （ INT ）
t
SU（ BFRH - BCKRL ）
BFSR （分机）
t
SU（ BDRV - BCKRL ）
BDR
Bit(n-1)
t
H（ BCKRL - BDRV ）
(n-2)
(n-3)
t
H（ BCKRL - BFRH ）
t
D（ BCKRH - BFRV ）
t
R（ BCKRX ）
t
F（ BCKRX ）
图5-21 。 McBSP的接收时序
2001年11月
−
修订后的2004年4月
SPRS007D
93
TI [ TEXAS INSTRUMENTS ]
