TMS320VC5416
定点数字信号处理器
SPRS095O - 1999年3月 - 修订2005年1月
www.ti.com
5.5.10
5.5.10.1
多通道缓冲串行端口（ McBSP的）时间
McBSP的发送和接收时序
表5-20 。 McBSP的发送和接收时序要求
(1)
5416-120
5416-160
最小最大
t
C（ BCKRX ）
t
W（ BCKRX ）
t
SU（ BFRH - BCKRL ）
t
H（ BCKRL - BFRH ）
t
SU（ BDRV - BCKRL ）
t
H（ BCKRL - BDRV ）
t
SU（ BFXH - BCKXL ）
t
H（ BCKXL - BFXH ）
t
R（ BCKRX ）
t
F（ BCKRX ）
(1)
(2)
(3)
周期时间，
BCLKR / X
(2)
BCLKR / X EXT
BCLKR / X EXT
BCLKR INT
BCLKR分机
BCLKR INT
BCLKR分机
BCLKR INT
BCLKR分机
BCLKR INT
BCLKR分机
BCLKX INT
BCLKX分机
BCLKX INT
BCLKX分机
BCLKR / X EXT
BCLKR / X EXT
4P
(3)
2P–1
(3)
8
1
1
2
7
1
2
3
8
1
0
2
6
6
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
脉冲持续时间， BCLKR / X高或BCLKR / X低
(2)
建立时间，外部BFSR BCLKR高前低
保持时间，外部BFSR BCLKR低后高
建立时间， BDR前BCLKR低有效
保持时间， BDR后BCLKR低有效
建立时间，外部BFSX BCLKX低前高
保持时间， BCLKX低后外部BFSX高
上升时间， BCKR / X
下降时间， BCKR / X
单位
CLKRP = CLKXP = FSRP = FSXP = 0。如果任何信号的polaritiy被反相，然后是该信号的定时的参考文献也
反转。
注意，在某些情况下，例如驱动另一个54倍带装置McBSP的时，最大串行端口的时钟速率可能不
在达到最大CPU时钟频率，由于传输的数据的时序和相应的接收时序要求。一
单独的详细的时序分析应performend为每个特定McBSP接口。
P = 0.5 *处理器时钟。
78
电气规格
TI [ TEXAS INSTRUMENTS ]
