www.ti.com
SPRS174S - 2001年4月 - 修订2011年3月
6.8
电源排序要求
TMS320F2812 / F2811 / F2810芯片需要双电压（ 1.8 V或1.9 V和3.3 V ），用于启动
CPU，闪存，ROM ，ADC和I / O操作。为了确保上电时所有模块的正确复位状态，
有一些要求，同时加电/设备掉电，以得到满足。当前F2812
硅参考原理图（ Spectrum Digital公司团eZdsp电路板）提出两种选择
电源排序电路。
电源排序不需要用于C281x设备。换句话说， 3.3 V和1.8 V（或1.9 V）可以斜
在一起。 C281x还可以在具有F281x芯片上电顺序执行委员会使用;然而，如果
1.8 -V （或1.9 V）铁路滞后于3.3 V电压轨， GPIO引脚是不确定的，直到1.8 V电压轨至少达到
1 V.
•选项1 ：
在这种方法中，外部电源定序电路，使V
DDIO
第一，则V
DD
和V
DD1
（ 1.8 V或1.9 V ） 。 1.8 V （ 1.9 V）坡道，在3.3 V为Flash （V后
DD3VFL
）和ADC
(V
DDA1
/V
DDA2
/ AVDDREFBG ）模块加足马力。而选项1是仍然有效， TI简化了
要求。选项2是推荐的方法。
•选项2 ：
使所有电源3.3 V电源引脚（V
DDIO
, V
DD3VFL
, V
DDA1
/V
DDA2
/V
DDAIO
/ AVDDREFBG ），然后
匝道1.8 V （ 1.9 V） （V
DD
/V
DD1
）电源引脚。
1.8 V或1.9 V（V
DD
/V
DD1
）应该达不到0.3 V到V
DDIO
已达到2.5 V.这样可以确保复位
从I / O引脚的信号通过I / O缓冲区已传播到提供上电复位所有
在设备内的模块。看
对于上电复位时序。
•断电顺序：
在掉电模式下，器件复位应在V之前被拉低（ 8微秒，最小）
DD
供应
达到1.5 V.这将有助于保持片上闪存逻辑之前V复位
DDIO
/V
DD
电源
斜坡下降。我们建议从设备复位控制“低压差（ LDO ） ”稳压器或
电压监控器用来满足此约束。 LDO稳压器，便于电源排序
（具有额外的外部元件的辅助）可被用来满足功率测序
要求。看
对于F2812 eZdsp电路原理图™和更新。
表6-4 。推荐“低压差稳压器”
供应商
德州仪器
产品型号
TPS767D301
记
GPIO引脚是不确定的，直到V
DD
= 1 V和V
DDIO
= 2.5 V.
版权所有© 2001-2011 ，德州仪器
电气规格
97
产品文件夹链接（ S） ：
TI [ TEXAS INSTRUMENTS ]
