www.ti.com
SPRS174S - 2001年4月 - 修订2011年3月
6.22外部接口（ XINTF ）时序
每个XINTF访问由三部分组成：铅，活动，和开拓者。用户配置
铅/活动/径等待状态中XTIMING寄存器。有一个XTIMING寄存器为每个XINTF
区。
显示的参数之间的关系中配置的XTIMING寄存器和
脉冲在XTIMCLK周期计算的持续时间。
表6-30 。配置在XTIMING参数和脉冲持续时间之间的关系
(1) (2)
描述
LR
AR
TR
LW
AW
TW
(1)
(2)
提前期，读访问
活跃的时期，读访问
试用期，读访问
提前期，写访问
活跃的时期，写访问
试用期，写访问
持续时间（纳秒）
X2TIMING = 0
XRDLEAD ×厚
C（ XTIM ）
（ XRDACTIVE + WS + 1 ） ×吨
C（ XTIM ）
XRDTRAIL ×厚
C（ XTIM ）
XWRLEAD ×厚
C（ XTIM ）
（ XWRACTIVE + WS + 1 ） ×吨
C（ XTIM ）
XWRTRAIL ×厚
C（ XTIM ）
X2TIMING = 1
（ XRDLEAD × 2 ） ×吨
C（ XTIM ）
（ XRDACTIVE ×2 + WS + 1）×吨
C（ XTIM ）
（ XRDTRAIL × 2 ） ×吨
C（ XTIM ）
（ XWRLEAD × 2 ） ×吨
C（ XTIM ）
（ XWRACTIVE ×2 + WS + 1）×吨
C（ XTIM ）
（ XWRTRAIL × 2 ） ×吨
C（ XTIM ）
t
C（ XTIM ）
- 周期时间， XTIMCLK
WS是指使用XREADY时由硬件插入等待状态的数目。如果该区域被配置为忽略XREADY
（ USEREADY = 0），则WS = 0 。
配置每个区域的XTIMING寄存器时，最低等待状态的要求必须得到满足。这些
要求是，除了所有的时序要求所指定的设备的数据表。没有
内部硬件设备包括检测非法设置。
●
如果XREADY信号被忽略（ USEREADY = 0） ，则：
1.
导语：
LR
≥
t
C（ XTIM ）
LW
≥
t
C（ XTIM ）
这些要求导致以下XTIMING寄存器配置限制（无硬件
发现非法XTIMING配置） ：
XRDLEAD
≥
1
XRDACTIVE
≥
0
XRDTRAIL
≥
0
XWRLEAD
≥
1
XWRACTIVE
≥
0
XWRTRAIL
≥
0
X2TIMING
0, 1
如果不是抽样的有效和无效时间的例子XREADY （没有硬件来检测非法XTIMING
配置） ：
XRDLEAD
无效
有效
0
1
XRDACTIVE
0
0
XRDTRAIL
0
0
XWRLEAD
0
1
XWRACTIVE
0
0
XWRTRAIL
0
0
X2TIMING
0, 1
0, 1
版权所有© 2001-2011 ，德州仪器
电气规格
125
产品文件夹链接（ S） ：
TI [ TEXAS INSTRUMENTS ]
