TMS320F206
数字信号处理器
SPRS050A - 1996年11月 - 修订1998年4月
TMS320F206终端功能（续）
终奌站
名字
DIV1
DIV2
PLL5V
号
3
5
10
TYPE †
描述
振荡器， PLL和定时器信号（续）
I
I
DIV1和DIV2提供时钟模式输入。
DIV1 - DIV2不应改变，除非RS信号有效。
该TMS320F206是严格意义上的5 -V设备。出于这个原因，在PLL5V引脚应始终拉高。
串口和UART信号
传输时钟。 CLKX是一个时钟信号，用于从串行端口发送移位寄存器（ XSR）中的时钟数据
DX数据发送引脚。在CLKX可以是一个输入，如果在同步串行端口控制寄存器中的位的MCM
（ SSPCR ）被设置为0。 CLKX也可以由设备在二分之一CLKOUT1频率时的被驱动
MCM = 1，如果不被使用的串行口， CLKX进入高阻抗状态时， OFF为活性
低。在复位值作为输入。
接收时钟输入。外部时钟信号，用于从DR （数据接收）引脚时钟数据转换成串行端口
接收移位寄存器（ RSR ） 。 CLKR必须在串口传输存在。如果串口是不是被
使用时， CLKR进行采样作为输入的SSPCR的IN0位。该引脚也可以用作帧同步
当SSP用于在多通道模式下的输出。
帧同步脉冲的输入。在FSR脉冲的下降沿启动数据接收
过程中，开始RSR的时钟。 FSR进入高阻抗状态，当OFF为低电平有效。
该引脚也可以用作当SSP用于在多通道模式下帧同步输出。
帧同步脉冲发射输入/输出中。在FSX脉冲的下降沿启动
数据传输过程中，开始串口发送移位寄存器（ XSR ）的时钟。复位后，
FSX是输入。 FSX可以通过软件被选择为输出时，在SSPCR的TXM位被置位
为1 FSX进入高阻抗状态时， OFF为有效低电平。
串行数据接收输入。串行数据通过DR引脚接收到接收移位寄存器（ RSR ） 。
串口发送输出。串行数据从通过DX引脚发送移位寄存器（ XSR ）中传输。
DX是在高阻抗状态时， OFF为有效低电平。
异步传输数据引脚。 TX是在高阻抗状态时， OFF为有效低电平。
异步接收数据引脚
测试信号
IEEE标准1149.1 （JTAG）测试复位。 TRST ，当驱动为高，给人的扫描系统控制
该装置的操作。如果TRST被驱动为低电平时，器件工作在它的功能模式，测试信号
将被忽略。
如果TRST管脚没有被驱动，外部下拉电阻必须被使用。
JTAG测试时钟。 TCK是通常具有50 ％占空比的自由运行的时钟信号。对这些变化
测试访问端口（ TAP ）的输入信号（ TMS和TDI ）被移入TAP控制器，指令寄存器，或
在TCK的上升沿选择的测试数据寄存器。在TAP输出信号（ TDO ）的变化发生在
TCK下降的边缘。
JTAG测试模式选择。 TMS是主频为在TCK的上升沿TAP控制器。
JTAG测试数据输入。 TDI移入在TCK的上升沿所选寄存器（指令或数据） 。
JTAG测试数据输出。所选寄存器（指令或数据）的内容被移出TDO上
TCK下降的边缘。 TDO处于高阻抗状态，除非数据的扫描正在进行中。
仿真器引脚0。当TRST被拉低， EMU0要高激活的关闭状态。当TRST
被驱动为高， EMU0被用作中断或从仿真器系统，并且被定义为输入/输出
通过JTAG扫描。
仿真器引脚1仿真器引脚1禁止所有输出。当TRST被驱动为高， EMU1 /关被用作
中断向或从仿真器系统，并且被定义为输入/输出通过JTAG扫描。当TRST
驱动为低电平时，此引脚配置为OFF 。 EMU1 / OFF ，低电平有效时，将所有输出驱动器的
高阻抗状态。需要注意的是关专门用于测试和仿真的目的（不是
多应用程序） 。因此，为OFF状态时，以下适用：
TRST = 0
EMU0 = 1
EMU1 / OFF = 0
CLKX
87
I / O / Z
CLKR
84
I / O / Z
FSR
85
I / O / Z
FSX
89
I / O / Z
DR
DX
TX
RX
86
90
93
95
I
O / Z
O / Z
I
TRST
79
I
TCK
78
I
TMS
TDI
TDO
81
80
82
I
I
O / Z
EMU0
76
I / O / Z
EMU1 / OFF
77
I / O / Z
† I =输入， O =输出， Z =高阻抗， PWR =电源， GND =接地
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
5
TI [ TEXAS INSTRUMENTS ]
