TMS320F206
数字信号处理器
SPRS050A - 1996年11月 - 修订1998年4月
TMS320F206终端功能（续）
终奌站
名字
号
TYPE †
描述
存储器控制信号（续）
WE
44
O / Z
写使能。 WE的下降沿指示器件驱动外部数据总线（ D15 - D0 ） 。数据
可以通过外部装置在WE的上升沿被锁存。 WE为活性上的所有外部程序，数据和
I / O写入。 WE进入高阻状态时， OFF为低电平有效。
选通信号。 STRB总是高的，除非置为低电平，表示外部总线周期。 STRB进入
当OFF为有效低电平高阻抗状态。
多处理信号
BR
43
O / Z
总线请求信号。的BR被断言时，全局数据存储器访问被启动。 BR进入
当OFF为有效低电平高阻抗状态。
保持-确认信号。 HOLDA指示到外部电路，所述处理器处于保持状态，并
该地址，数据，和存储器控制线处于高阻抗状态，从而使它们可用于
的外部电路提供的本地存储器的访问。 HOLDA进入高阻状态时为OFF
低电平有效。
外部标志输出（锁软件可编程信号） 。 XF用于信令中的其它处理器
多处理配置中或者作为通用输出引脚。 XF进入高阻抗状态
当OFF为低电平有效。
分支控制输入。当由BIOZ指令轮询中，如果生物是低时， TMS320F206执行一个分支。
软件控制的输入/输出引脚通过异步串口控制寄存器（ ASPCR ）的方式。在
复位， IO0 - IO3配置为输入。这些引脚可以用作通用输入/输出引脚或
握手控制的UART 。 IO0 - IO3进入高阻抗状态，当OFF为低电平有效。
当同步串行端口（ SSP），用于在多通道IO0也可以用作帧同步输出
模式。
初始化，中断和复位操作
RS
TEST
MP / MC
100
1
2
I
I
I
复位输入。 RS使TMS320F206终止执行，并强制程序计数器为零。
当RS拉高，执行后16个周期开始于程序存储器0地址。 RS的各种影响
寄存器和状态位。
保留输入引脚。测试连接到VSS正常运行。
微处理器/微计算机模式选择引脚。如果MP / MC低，片上闪存存储器映射到
程序空间。当MP / MC为高，则设备访问片外存储器。该引脚只采样复位，
且其值被锁存到比特的PMST寄存器0 。
不可屏蔽中断。 NMI是一个外部中断不能被中断模式位的方式被屏蔽
（ INTM ）或中断屏蔽寄存器（ IMR） 。当NMI被激活时，处理器陷阱到适当的
向量的位置。 NMI如果不使用，应拉高。
HOLD和INT1共享相同的引脚。二者都被视为中断信号。如果MODE位为0的
中断控制寄存器（ ICR） ，保持逻辑可以在组合来实现与在IDLE指令
软件。复位时，在ICR的MODE位为0，使HOLD模式的引脚。
外部用户中断。 INT2和INT3的优先级和屏蔽的IMR和INTM 。 INT2和INT3
可以查询和中断标志寄存器（ IFR ）的方式复位。
振荡器， PLL和定时器信号的
TOUT
92
O / Z
定时器输出。 TOUT信号脉冲时，芯片上的倒计时过去为零。脉搏是
CLKOUT1周期宽。 TOUT进入高阻抗状态，当OFF为低电平有效。
主时钟输出信号。在CPU的机器周期率的CLKOUT1信号周期。内部
机器周期是由CLKOUT1的上升沿为界。 CLKOUT1进入高阻抗状态
当OFF为低电平有效。
输入时钟。 CLKIN / X 2是输入时钟的设备。作为CLKIN ，该引脚作为外部振荡器
时钟输入，并作为X 2 ，销操作作为内部振荡器的输入与X 1是内部振荡器
输出。
STRB
46
O / Z
HOLDA
6
O / Z
XF
BIO
IO0
IO1
IO2
IO3
98
99
96
97
8
9
O / Z
I
I / O / Z
NMI
17
I
HOLD/INT1
INT2
INT3
18
19
20
I
I
CLKOUT1
15
O / Z
CLKIN/X2
X1
12
13
I
O
† I =输入， O =输出， Z =高阻抗， PWR =电源， GND =接地
4
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
TI [ TEXAS INSTRUMENTS ]
