TMS320F206
数字信号处理器
SPRS050A - 1996年11月 - 修订1998年4月
输入标定器
在TMS320F206提供了标移位器具有一个16位输入，连接到数据总线和一个32位输出
连接到CALU 。这个移位操作为数据的路径的部分由程序或数据空间来
到CALU的，不需要周期的开销。它被用于对准的16位数据从存储器来的32位
CALU 。这是必要的缩放算法，以及对准掩模进行逻辑运算。
定标器产生的0至16上的输入数据左移。输出的最低有效位用零填充;
最高有效位可以被用零填充或符号扩展，这取决于SXM位的值
状态寄存器ST1 （符号扩展模式） 。移位计数被嵌入在一个恒定的规定
指令字或通过在TREG的值。指令中的移位计数允许特定的比例或对齐
特定代码中的该点的操作。在TREG碱移位允许缩放因子，以适应
该系统的性能。
倍增器
该TMS320F206采用了16×16位硬件乘法器，能够计算符号或无符号的
32位乘积在一个机器周期。所有的乘法指令，除了MPYU （乘无符号）
指令执行有符号乘法运算。即，乘以两个数字被视为
二进制补数，其结果是一个32位的二进制补数。有两个相关的寄存器
与乘数：
D
D
16位暂存寄存器（ TREG ），它保存操作数的乘法器中的一个，并
32位乘积寄存器（ PREG ）持有的产物。
四个产品移模式（ PM）可在PREG输出（ PSCALE ） 。这些换档模式是有用的
执行乘法/累加运算，进行小数运算，或证明分数的产品。
的状态寄存器ST1中的PM字段指定了下午变速模式，如表6所示。
表6. PSCALE产品转移模式
PM
00
01
10
11
移
无移位
左1
左4
（右）6
描述
产品输送到CALU或数据总线，没有移
可以去除产生的额外符号位二进制补乘法，产生Q31产品
可以去除16x13产生额外的4符号位乘法二进制补到生产Q31
由13位常数使用乘法产品时，
尺度上的产品，允许多达128个产品的积累，而不累加器溢出的可能性
该产品可移位一个位来补偿获得的相乘两个16位的额外的符号位
二进制补数（ MPY ） 。一个四比特移位时配合使用的MPY指令以短
立即值（13位或更小），以消除在获得乘以一个16位数字的四个额外的符号位
一个13位的数字。最后， PREG的输出可以是右移6位以使最多的执行
连续128乘/累加无溢出的可能性。
对LT （负载TREG ）指令通常装入TREG以提供一个操作数（来自数据总线），以及MPY
（乘）指令提供第二个操作数（也从数据总线） 。乘法也可以
使用MPY指令时用一个13位的立即数执行。一个产品，然后获得每个
两个周期。为了有效地实施多个产品，或多个和产品，CPU提供
管道与使用PREG一定CALU操作TREG负荷运转。这些操作
包括：用PREG （ LTP ）的负载ACC ;添加PREG到ACC （ LTA ） ;添加PREG到ACC和移位TREG输入数据
在数据存储器（ LTD）下一个地址;从ACC （ LTS ）减去PREG 。
12
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
TI [ TEXAS INSTRUMENTS ]
