TMS320F206
数字信号处理器
SPRS050A - 1996年11月 - 修订1998年4月
结构概述
在' F206先进的哈佛式的架构最大限度地提高处理能力维持两个独立的
内存总线结构 - 程序和数据 - 全速执行。多总线允许数据和
指令被同时读出。指令支持两个空间之间的数据传输。这
存储在程序存储器结构允许系数要读取在RAM中，省去了一个
单独的系数ROM 。这一点，再加上4级深的管道，允许执行大多数TMS320F206
在一个单周期指令。
状态和控制寄存器
两个状态寄存器ST0和ST1 ，包含各种条件和模式的状态。这些寄存器可以
被存储到数据存储器中，并从数据存储器中装入，从而使机器的状态是
保存和恢复的子程序。
负载状态寄存器（ LST）的指令被用于写入ST0和ST1 。在存储状态寄存器（ SST ）
指令用于读取从ST0和ST1 （除INTM位，它不受LST指令） 。
这些寄存器的个别位进行设置或使用国家经贸委和CLRC指令时清零。表3
表4显示了状态的组织注册ST0和ST1 ，表示所有的状态和控制位
包含在每个。几个位在状态寄存器保留，读为逻辑1。参考表5，用于
状态寄存器字段定义。
表3.状态和控制寄存器零
15
ST0
ARP
13
12
OV
11
OVM
10
1
9
INTM
8
7
6
5
4
DP
3
2
1
0
表4.状态和控制寄存器一
15
ST1
ARB
13
12
CNF
11
TC
10
SXM
9
C
8
1
7
1
6
1
5
1
4
XF
3
1
2
1
1
PM
0
10
邮政信箱1443
•
休斯敦，得克萨斯州77251-1443
TI [ TEXAS INSTRUMENTS ]
