www.ti.com
TMS320F2809 ， TMS320F2808 ， TMS320F2806
TMS320F2802 ， TMS320F2801 ， UCD9501
TMS320C2802 ， TMS320C2801数字信号处理器
SPRS230G - 2003年10月 - 修订2006年2月
1
SPICLK
（时钟极性= 0 ）
2
3
SPICLK
（时钟极性= 1 ）
6
7
SPISIMO
主机输出数据是有效的
10
11
SPISOMI
在主数据必须
有效
数据有效
SPISTE
(A)
A.
在主控模式下， SPISTE变为有效0.5吨
C（ SPC ）
（最小）之前有效SPI时钟边沿。上的尾端
总之， SPISTE将变为无效0.5吨
C（ SPC ）
经过最后一个数据位的接收边（ SPICLK ） 。
图6-18 。 SPI主机外部定时（时钟相位= 1 ）
6.9.6
SPI从机模式时序
列出了从模式外部定时（时钟相位= 0 ）和
（时钟相位= 1）。
和
显示时序波形。
表6-35 。 SPI从模式外部定时（时钟相位= 0 ）
(1) (2) (3) (4) (5)
号
12
13
14
15
16
19
20
t
C（ SPC ）S
t
W（ SPCH ）S
t
W（ SPCL ）S
t
W（ SPCL ）S
t
W（ SPCH ）S
t
D（ SPCH - SOMI ）S
t
D（ SPCL - SOMI ）S
t
V（ SPCL - SOMI ）S
t
V（ SPCH - SOMI ）S
t
SU（ SIMO - SPCL ）S
t
SU（ SIMO - SPCH ）S
t
V（ SPCL - SIMO ）S
t
V（ SPCH - SIMO ）S
(1)
(2)
(3)
(4)
(5)
周期时间， SPICLKCycle时间， SPICLK
脉冲持续时间， SPICLK高电平（时钟极性= 0 ）
脉冲持续时间， SPICLK低电平（时钟极性= 1 ）
脉冲持续时间， SPICLK低电平（时钟极性= 0 ）
脉冲持续时间， SPICLK高电平（时钟极性= 1 ）
延迟时间， SPICLK高SPISOMI有效（时钟极性= 0 ）
延迟时间， SPICLK低到SPISOMI有效（时钟极性= 1 ）
有效时间， SPISOMI数据后SPICLK低电平有效（时钟极性= 0 ）
有效时间， SPISOMI数据后SPICLK高有效（时钟极性= 1 ）
建立时间， SPISIMO SPICLK前低（时钟极性= 0 ）
建立时间， SPISIMO SPICLK前高（时钟极性= 1 ）
有效时间， SPISIMO数据后SPICLK低电平有效（时钟极性= 0 ）
有效时间， SPISIMO数据后SPICLK高有效（时钟极性= 1 ）
民
4t
C（ LCO ）
0.5t
C（ SPC ）S
- 10
0.5t
C（ SPC ）S
- 10
0.5t
C（ SPC ）S
- 10
0.5t
C（ SPC ）S
- 10
最大
0.5t
C（ SPC ）S
0.5t
C（ SPC ）S
0.5t
C（ SPC ）S
0.5t
C（ SPC ）S
35
35
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
0.75t
C（ SPC ）S
0.75t
C（ SPC ）S
35
35
0.5t
C（ SPC ）S
0.5t
C（ SPC ）S
主/从位（ SPICTL.2 ）被清零，时钟相位位（ SPICTL.3 ）被清零。
t
C（ SPC ）
= SPI时钟周期时间= LSPCLK / 4或LSPCLK / （ SPIBRR + 1 ）
内部时钟分频器必须被调整，以使SPI时钟速度被限定于以下的SPI时钟速率：
主模式传输25兆赫MAX ，主模式接收12.5兆赫MAX
从模式发送12.5兆赫MAX ，从模式得到12.5 MHz的MAX 。
t
C（ LCO ）
= LSPCLK周期时间
引用的SPICLK信号的有效边沿由时钟极性位（ SPICCR.6 ）控制。
电气规格
115
TI [ TEXAS INSTRUMENTS ]
