数字接口
所有的J4和J8的引脚以最小的滤波或保护连接。使用适当谨慎
当处理这些引脚。
总结了引脚的模拟接口J4和J8 。
表1. J8 / J4 ：模拟接口引脚
引脚数
J8.1, J4-1
J8.2, J4-2
J8.3, J4-3
J8.4, J4-4
J8.5, J4-5
J8.6, J4-6
J8.7, J4-7
J8.8, J4-8
J8.18
J8.20
J8.10-16 （偶数）
J8.15
J8.9-19 （奇数） ， J4-9
信号
A0(–)
A0(+)
A1(–)
A1(+)
A2(–)
A2(+)
A3(–)
A3(+)
REF-
REF +
未使用
未使用
AGND
模拟接地连接
（ J8.15除外）
说明， ADS1148 / ADS1248
AIN0
AIN1
AIN2
AIN3
AIN4
AIN5
AIN6
AIN7
外部参考源输入（ -
差分输入端）
外部参考源输入（ +
差分输入端）
3
3.1
数字接口
串行数据接口
该ADS1248EVM旨在与多个控制平台轻松连接。 Samtec公司的零件号
SSW- 110-22 - FD- VS- K和TSM - 110-01 -T - DV -P提供了一个方便的10引脚，双排，插头/插座
组合在J7 。这头/插座可访问的数字控制和串行数据引脚
ADC。咨询Samtec公司在
或致电1-800- SAMTEC - 9 ，适用于各种交配
连接器选项。
所有的逻辑电平上的J7是3.3V的CMOS ，除了我
2
C™引脚。这些引脚符合3.3V我
2
Ç规则。
介绍了J7串行接口引脚。
表2. J7 ：串行接口引脚
PIN号
J7.1
J7.2
J7.3
J7.4
J7.5
J7.6
J7.7
J7.8
J7.9
J7.10
J7.11
J7.12
J7.13
J7.14
J7.15
引脚名称
CNTL
GPIO0
CLKX
DGND
CLKR
GPIO1
FSX
GPIO2
FSR
DGND
DX
GPIO3
DR
GPIO4
INT
信号名称
CS
开始
SCLK
DGND
未使用
MR
未使用
未使用
DRDY
DGND
DIN
PWRSEL
DOUT / DRDY
未使用
DRDY
I / O类型
In
In
In
IN / OUT
–
In
–
–
OUT
IN / OUT
In
In
OUT
–
OUT
上拉
高
高
无
无
–
高
–
–
无
无
无
高
无
–
无
数字地
在ADS1248 SPI数据
SELECTS
±2.5V
或+ 5V
供应
ADS1248数据输出
主复位
ADS1248的SPI时钟
数字地
功能
4
ADS1148EVM ， ADS1248EVM ， ADS1148EVM -PDK和ADS1248EVM -PDK
版权
©
2009-2011年，德州仪器
SBAU142B
–
2009年4月
–
经修订的2011年5月
TI [ TEXAS INSTRUMENTS ]
