引脚配置
顶视图
SSOP ， TSSOP
顶视图
DCLK
CS
DIN
BUSY DOUT
VFBGA
+V
CC
X+
Y+
X–
Y–
GND
V
BAT
AUX
1
2
3
4
5
6
7
8
ADS7846
16
15
14
13
12
11
10
9
DCLK
CS
DIN
忙
DOUT
PENIRQ
X+
+V
CC
C
+V
CC
D
1
数控
2
3
4
5
6
7
NC
B
NC
NC
NC
NC
NC
PENIRQ
NC
NC
NC
NC
+V
CC
NC
NC
NC
NC
NC
V
REF
+V
CC
V
REF
Y+
E
NC
NC
NC
NC
NC
AUX
˚F NC
NC
NC
NC
NC
NC
NC
摹NC
NC
X–
Y–
GND
GND
V
BAT
顶视图
15 PENIRQ
QFN
16 DOUT
14 +V
CC
忙
DIN
CS
DCLK
1
2
ADS7846
3
4
5
6
7
8
13 V
REF
12
11
10
9
AUX
V
BAT
GND
Y–
X+
引脚说明
SSOP和
TSSOP引脚＃
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
VFBGA PIN ＃
B1和C1
D1
E1
G2
G3
G4和G5
G6
E7
D7
C7
B7
A6
A5
A4
A3
A2
QFN封装引脚＃
5
6
7
8
9
10
11
12
13
14
15
16
1
2
3
4
名字
+V
CC
X+
Y+
X–
Y–
GND
V
BAT
AUX
V
REF
+V
CC
PENIRQ
DOUT
忙
DIN
CS
DCLK
描述
电源
X +输入
Y +位置输入
X轴位置输入
Y-位置输入
地
电池监视器输入
辅助输入到ADC
参考电压输入/输出
数字I / O电源
笔中断。开放式阳极输出（需要10kΩ至100kΩ的上拉电阻外部） 。
串行数据输出。数据被移位在DCLK的下降沿。该输出为高电平
阻抗时
CS
为高。
忙碌的输出。该输出为高阻态时，
CS
为高。
串行数据输入。如果
CS
是低电平时，数据被锁存， DCLK的上升沿。
片选输入。控制转换定时和使串行输入/输出寄存器。
CS
高=掉电模式（仅适用于ADC ） 。
外部时钟输入。这个时钟运行的SAR转换过程和同步串行数据
I / O 。
+V
CC
Y+
X–
4
ADS7846
www.ti.com
SBAS125H
TI [ TEXAS INSTRUMENTS ]
