SNOSBI1B - 2009年11月 - 修订2013年2月
有可供设计人员来处理这个问题的一些替代品。基本上，对电容性负载
数据总线减慢响应时间，即使DC规格仍然满足。对于系统的操作
用相对慢的CPU的时钟频率，更多的时间是用在建立正确的逻辑电平
总线和因此更高的容性负载可被驱动（见典型特性曲线） 。
在更高的CPU时钟频率，时间可以延长为I / O读取（和/或写入），通过插入等待状态
（ 8080 ）或使用时钟扩展电路（ 6800 ） 。
最后，如果时间短和电容性负载是高，外部总线驱动器必须被使用。这些可以是三
态缓冲器（低功率肖特基如DM74LS240系列推荐）或特殊更高的驱动
其目的是为公交车司机目前的产品。大电流双极公交车司机与PNP输入是
推荐使用。
电源
在V噪声尖峰
CC
供应线路可导致转换误差作为比较器将这个噪声响应。一
低电感钽滤波电容应使用接近于转换器V
CC
脚和1 μF值或
更多的建议。如果失调电压可在系统中，一个单独的LM340LAZ - 5.0 ， TO -
92 ， + 5V电压稳压器的转换器（和其他模拟电路），将大大减少对V数字噪声
CC
供应量。
接线和连接端口的注意事项
标准的数字绕线插座都不能令人满意面包板这个A / D转换器。在PC机上的插座
电路板可用于所有的逻辑信号线和引线应进行分组，并保持远越好
从模拟信号线。曝光引出的模拟输入可导致意外的数字噪声和嗡嗡声
拾取器，因此屏蔽导线可能需要在许多应用中。
单点模拟地是分开的逻辑地面点应该被使用。电源
旁路电容和自计时电容器（如果使用）都应该被返回到数字地面。任何V
REF
/2
旁路电容，模拟输入滤波电容，或输入信号的屏蔽应返回到模拟
地面点。测试了正确接地是测量A / D转换器的零误差。超过零误差
1/4 LSB通常可以追溯到不适当的电路板布局和布线（见
用于测量所述零
错误） 。
测试A / D转换器
有许多度测试能够在A / D转换器相关的复杂性。一个最简单的测试是对
适用公知的模拟输入电压的转换器，并使用LED来显示所得到的数字输出代码
所示
为了便于测试，在V
REF
/ 2 （ 9脚）应与2.560 V供应
DC
之间的V型
CC
5.12 V电源电压
DC
应该被使用。这提供了20毫伏的LSB值。
如果全面调整是进行中， 5.090 V的模拟输入电压
DC
（ 5.120-1 / /2 LSB）应适用
于V
IN
（+）端子与V
IN
（ - ）引脚接地。该V的值
REF
/ 2输入电压应再进行调整，直到
数字输出代码只是从1111 1110变化到1111 1111 V的这个值
REF
/ 2然后，可以使用
对于所有的测试。
数字输出LED显示器可通过将8位转换成2进制字符被解码时， 4最显著
（ MS）和4至少显著（LS） 。
示出这两个4位的组的小数二进制等效。通过
加入从"VM"和"VLS"列中得到的电压
中，数字的面值
显示（当V
REF
/ 2 = 2.560V ）可以被确定。例如，对于一个输出的LED 1011 0110或B6的显示
（十六进制）时，从表中的电压值是3.520 + 0.120或3.640 V
DC
。这些电压值代表
中心值一个完美的A / D转换器。量化误差的影响，必须考虑在
解释的试验结果。
26
版权所有© 2009-2013 ，德州仪器
产品文件夹链接：
TI [ TEXAS INSTRUMENTS ]
