SNOSBI1B - 2009年11月 - 修订2013年2月
(1)
(2)
两次显示为清楚起见, CS 。
SAR =逐次逼近寄存器。
图48.框图
之后的“1”是通过8位的移位寄存器(它完成特区搜索)时钟显示为输入
到D型锁存器,锁存器1,只要这个“1”是从移位寄存器输出,与门,G2引起的
新的数字字转移到三态输出锁存器。当锁定1随后启用, Q
输出使得高至低跳变引起的INTR F / F设置。一个反相缓冲器然后将所
INTR输入信号。
请注意,对于外部时钟周期8的INTR F / F的这个SET控制保持为低(作为内部时钟
在外部时钟的频率)的1/8运行。如果输出的数据被连续地使能( CS和RD都
保持为低电平)时, INTR输出仍将信号转换结束时(由高到低的转换) ,因为集合
输入可控制的INTR F表示Q输出/女,即使RESET输入是不断在A M "1M "级别
此操作模式。因此本INTR输出将保持为低的设定信号的持续时间,这是8
(此间隔期间未启动假定在A / D )的外部时钟频率的周期。
当在自由运行或连续转换模式( INTR引脚连接到WR和CS有线低 - 见
在启动F / F是由INTR信号的高电平至低电平转换SET 。这将重置
移位寄存器这使得输入到D型锁存器,锁存器1 ,变为低电平。作为锁存使能输入是
仍然存在, Q输出变为高电平,然后使INTR F / F复位。这减少的宽度
所得INTR输出脉冲只有几个传播延迟(约300纳秒) 。
当数据被读取,对CS和RD为低的组合将导致INTR F / F被复位和
的三态输出锁存器将被激活,以提供8位数字输出。
版权所有© 2009-2013 ,德州仪器
19
产品文件夹链接: