Table
Title
Page
5−15 ExCA Global Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . 5−22
6−1
6−2
6−3
6−4
6−5
6−6
6−7
7−1
7−2
7−3
7−4
7−5
7−6
7−7
7−8
7−9
CardBus Socket Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6−1
Socket Event Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6−2
Socket Mask Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6−3
Socket Present State Register Description . . . . . . . . . . . . . . . . . . . . . . . . . 6−4
Socket Force Event Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . 6−6
Socket Control Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6−7
Socket Power Management Register Description . . . . . . . . . . . . . . . . . . . 6−8
Function 3 Configuration Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−1
Command Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−3
Status Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−4
Class Code and Revision ID Register Description . . . . . . . . . . . . . . . . . . . 7−5
Latency Timer and Class Cache Line Size Register Description . . . . . . . 7−5
Header Type and BIST Register Description . . . . . . . . . . . . . . . . . . . . . . . . 7−6
Flash Media Base Address Register Description . . . . . . . . . . . . . . . . . . . . 7−6
PCI Interrupt Pin Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−8
Minimum Grant Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−9
7−10 Maximum Latency Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−9
7−11 Capability ID and Next Item Pointer Registers Description . . . . . . . . . . . . 7−10
7−12 Power Management Capabilities Register Description . . . . . . . . . . . . . . . 7−11
7−13 Power Management Control and Status Register Description . . . . . . . . . 7−12
7−14 General Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−13
7−15 Subsystem Access Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−14
7−16 Diagnostic Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 7−15
8−1
8−2
8−3
8−4
8−5
8−6
8−7
8−8
8−9
Function 4 Configuration Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−1
Command Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−3
Status Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−4
Class Code and Revision ID Register Description . . . . . . . . . . . . . . . . . . . 8−5
Latency Timer and Class Cache Line Size Register Description . . . . . . . 8−6
Header Type and BIST Register Description . . . . . . . . . . . . . . . . . . . . . . . . 8−6
SD host Base Address Register Description . . . . . . . . . . . . . . . . . . . . . . . . 8−7
PCI Interrupt Pin Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−9
Minimum Grant Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−9
8−10 Maximum Latency Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−10
8−11 Maximum Latency Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−10
8−12 Capability ID and Next Item Pointer Registers Description . . . . . . . . . . . . 8−11
8−13 Power Management Capabilities Register Description . . . . . . . . . . . . . . . 8−12
8−14 Power Management Control and Status Register Description . . . . . . . . . 8−13
8−15 General Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−14
8−16 Subsystem Access Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−15
8−17 Diagnostic Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 8−15
9−1
9−2
Function 5 Configuration Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9−1
Command Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 9−3
xiii
TI [ TEXAS INSTRUMENTS ]
