73S8014RT数据表
DS_8014RT_015
表1 ： 73S8014RT 20引脚SOP引脚定义
引脚名称
卡接口
I / O
RST
CLK
14
15
17
IO
O
O
卡I / O ：数据信号/从存储卡中。包括一个11K的上拉
电阻TO V
CC.
卡复位：提供复位（ RST ）信号牌。
卡时钟：提供时钟信号（ CLK）为证。这个速率
时钟由外部晶振频率确定或
外部时钟信号的频率施加在XTALIN和
CLKDIV选择。
卡存在开关：高有效显示卡存在。
包括高阻抗的下拉电流源。
显卡供电 - 通过音序逻辑控制，输出
LDO稳压器。需要外部滤波电容到卡
GND 。
卡地亚。
逻辑低的一者或两者的这些引脚将导致LDO
调节器向匝道的Vcc电源给智能卡和智能
卡接口到下表中描述的值：
CMDVCC ＃
VCC输出电压
CMDVCC ％
0
0
1.8V
0
1
5.0V
1
0
3.0V
1
1
VCC关闭
注：请参阅
了解更多详情。
设置从晶振（或外部时钟分频比
输入）到卡时钟。这些引脚包括一个上拉电阻为
CLKDIV1和CLKLDIV2通过提供鸿沟的违约率
2 。
CLKDIV1
CLKDIV2
时钟速率
0
0
XTALIN/6
0
1
XTALIN/4
1
1
XTALIN/2
1
0
XTALIN
中断信号到处理器。有源低 - 多功能
说明故障情况和卡的存在。开漏输出
配置。它包括一个内部20kΩ的上拉至V
DD.
复位输入：该信号reset命令到卡上。
系统控制器数据的I / O /从卡上。包括11K
上拉电阻到V
DD.
针
号码类型
当量
电路
描述
PRES
VCC
GND
19
18
16
I
PSO
GND
–
主处理器接口
CMDVCC ％
6
I
CMDVCC ＃
7
I
CLKDIV1
CLKDIV2
20
5
I
关闭
RSTIN
I / OUC
1
2
3
O
I
IO
6
1.0版
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
