73K324BL
CCITT的V.22bis ， V.23 ， V.22 ， V.21 ，贝尔212A
单芯片调制解调器瓦特/集成混合
数据表
DTE用户
名字
EXCLK
针
22
TYPE
I
描述
外部时钟：这个信号用于同步
传输当外部定时选项已
选择。在外部定时模式的上升沿
EXCLK用于选通同步的DPSK传输数据
施加到在TXD引脚。也可用于串行控制
界面。
接收时钟：这个时钟输出的下降沿
重合在接收到的串行数据的转换
输出。 RXCLK的上升沿可以用来锁存
有效输出数据。 RXCLK将是有效的，只要载体是
目前。
接收到的数据输出：串行接收数据可用
该引脚上。数据总是在上升沿有效
RXCLK在同步模式时。 RXD将输出
恒定马克如果没有检测到载波。
发送时钟：该信号用于同步
传动锁存的TXD引脚串行输入数据。数据
必须提供使得有效的数据是可用的上升
在TXCLK的边缘。发送时钟源自
取决于同步模式不同的源
选择。在内部模式下，时钟由内部产生。
在外部模式TXCLK相位锁定至外部时钟引脚。
在从模式TXCLK是相位锁定到RXCLK销。
TXCLK始终处于活动状态。
TRANSMIT DATA INPUT ：串行数据传输是
应用该引脚上。在同步模式中，数据必须
有效的TXCLK时钟的上升沿。在异步
模式（六百分之一千二个基点或一千二分之三百波特）无时钟是
有必要的。 DPSK的数据必须是600分之1200基点+ 1 ％ ， 2.5％或
+ 2.3 ％ ，在扩展过速模式-2.5 ％ 。
RXCLK
26
O
RXD
25
O
TXCLK
21
O
TXD
24
I
.
第7页： 34
©
2005年， 2008 Teridian半导体公司
修订版6.1
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
