73K222AL
V.22 ， V.21 ，贝尔212A ， 103
单芯片调制解调器
数据表
引脚说明
（续）
DTE用户
名字
EXCLK
28-PIN
19
TYPE
I
描述
外部时钟。这个信号用于同步传输
当外部定时选项已被选中。在外部
定时模式EXCLK的上升沿被用来选通同步
DPSK传输应用到TXD引脚的数据。也用于串行
控制接口。
接收时钟。该时钟输出的下降沿是一致
在串行的转换接收到的数据输出。的上升沿
RXCLK可以用来锁存有效输出数据。 RXCLK会
有效，只要载体是本。
收到的数据输出。串口接收数据都可以在这个引脚。
该数据总是在RXCLK的上升沿中时有效
同步模式。如果没有运营商的RXD将输出恒定的痕迹
检测到。
传输时钟。这个信号用于同步传输到
锁存TXD引脚串行输入数据。数据必须使得所提供的
有效的数据可在TXCLK的上升沿。发送
时钟是从根据不同来源的
同步模式选择。在内部模式的时钟
内部产生。在外部模式TXCLK被相位锁定到
外部时钟引脚。在从模式下TXCLK的相位锁定到RXCLK
引脚。 TXCLK始终处于活动状态。
发送数据输入。串行数据传输应用该引脚上。
在同步模式中，数据必须是有效的上的上升沿
TXCLK时钟。在异步模式下（六百分之一千二百比特/秒或300波特）
没有时钟是必要的。 DPSK的数据必须是600分之1200比特/秒的+ 1％
-2.5 ％或+ 2.3％ ，在延长的超速模式-2.5 ％。
RXCLK
23
O
RXD
22
O/
弱
拉 - 向上
O
TXCLK
18
TXD
21
I
模拟接口和振荡器
RXA
TXA
XTL1
XTL2
27
16
2
3
I
O
I
I
从电话线接收的调制的模拟信号输入
界面。
传输模拟输出到电话线接口。
这些引脚的内部晶振需要11.0592 MHz的
并行模式晶振。负载电容应XTL1连接
和XTL2接地。 XTL2也可以驱动从一个外部时钟。
第6页： 27
©
2007年Teridian半导体公司
修订版6.1
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
