73M1903C
Modem Analog Front End
DATA SHEET
SCLK
FS
SDIN
SDOUT
TX15
RX15
TX14
RX14
TX13
RX13
TX12
RX12
TX11
RX11
TX10
RX10
TX9
RX9
TX8
RX8
TX7
RX7
TX6
RX6
TX5
RX5
TX4
RX4
TX3
RX3
TX2
RX2
TX1
RX1
CTL
RX0
Data Frame with earlyl Frame Sync
SCLK
FS
SDIN
SDOUT
TX15
RX15
TX14
RX14
TX13
RX13
TX12
RX12
TX11
RX11
TX10
RX10
TX9
RX9
TX8
RX8
TX7
RX7
TX6
RX6
TX5
RX5
TX4
RX4
TX3
RX3
TX2
RX2
TX1
RX1
CTL
RX0
Data Frame with late Frame Sync
SCLK
FS
SDIN
SDOUT
R/W
zero
A6
zero
A5
zero
A4
zero
A3
zero
A2
zero
A1
zero
A0
zero
DI7
DO7
DI6
DO6
DI5
DO5
DI4
DO4
DI3
DO3
DI2
DO2
DI1
DO1
DI0
DO0
Control Frame with early Frame Sync
SCLK
FS
SDIN
SDOUT
R/W
zero
A6
zero
A5
zero
A4
zero
A3
zero
A2
zero
A1
zero
A0
zero
DI7
DO7
DI6
DO6
DI5
DO5
DI4
DO4
DI3
DO3
DI2
DO2
DI1
DO1
DI0
DO0
Control Frame with late Frame Sync
Sample Rate
SCLK
FS
SDIN
SDOUT
1
TX
RX
TX
RX
TX
RX
TX
RX
TX
RX
16
1
RX
128
R
0
A
0
A
0
DI
DO
DI
DO
144
A
0
DI
DO
256
1
TX
RX
TX
RX
TX
RX
TX
RX
TX
RX
0
RX
Data Frame
Control Frame
Data Frame
Relation Between the Data and Control Frames
(Master Mode, continuous clock, default SPOS)
Figure 3: Serial Port Timing Diagrams
Page: 8 of 46
©
2005-2008 TERIDIAN Semiconductor Corporation
Rev 4.3
TERIDIAN [ TERIDIAN SEMICONDUCTOR CORPORATION ]
