SM39R04G1
内嵌
4KB
具有
ISP
功½的
Flash
和
256B RAM
的
8
½控制器
5. GPIO
SM39R04G1有2组I / O端口: Port 1及Port 3. Ports 3是 8½I / O端口及Port 1是4½I / O端口(10管脚包装只有Ports 3的 8½
I / O端口).
他们是: 准双向口
(标准的8051端口输出),推½电路,开漏,
与只输入. 两种寄存器的配½为每个端口的每个½选
择输出方式.SM39R04G1的所有端口可以通过½件配½四种型号的一种.如下表显示:
Mnemonic
P1M0
P1M1
P3M0
P3M1
P1WE
P3WE
Description
Port 1 output mode 0
Port 1 output mode 1
Port 3 output mode 0
Port 3 output mode 1
Port 3 output enable
Port 1 output enable
PxM1.y
0
0
1
1
PxM0.y
0
1
0
1
Direct
D4h
D5h
DAh
DBh
A3h
A4h
Bit 7 Bit 6 Bit 5 Bit 4
I/O port function register
Bit 3
Bit 2
Bit 1
Bit 0
RESET
00H
00H
00H
00H
FFH
FFH
P1M0[3:0]
P1M1[3:0]
P3M0[7:0]
P3M1[7:0]
P1WE[3:0]
P3WE[7:0]
Port output mode
准双向口
(标准的 8051
端口输出)
推½电路
只输入
(high-impedance)
开漏
½½用片上硬件复½机制时,复½脚可配½为P3.6。
½主系统时钟源设½为½用振荡器(时钟由晶振输入脚输入)或片内RC振荡器,可于ICP或ISP中选择将晶振输出脚及晶振输
入脚选择配½I
/ O端口.
Mnemonic: P1WE
7
6
Address: A3h
0
Reset
P1.0
FFH
Address: A4h
0
Reset
P3.0
FFH
5
4
3
P1.3
2
P1.2
1
P1.1
Mnemonic: P3WE
7
6
5
P3.7
P3.6
P3.5
4
P3.4
3
P3.3
2
P3.2
1
P3.1
一般的应用,每个管脚½可独立的½高或½½.如下表显示:
Mnemonic
Port 3
Port 1
Description
Port 3
Port 1
Direct
B0h
90h
Bit 7
P3.7
Bit 6
P3.6
Bit 5
Ports
P3.5
Bit 4
P3.4
Bit 3
P3.3
P1.3
Bit 2
P3.2
P1.2
Bit 1
P3.1
P1.1
Bit 0
P3.0
P1.0
RESET
FFh
FFh
Mnemonic: P1
7
6
5
4
3
P1.3
2
P1.2
1
P1.1
Address: 90h
0
Reset
P1.0
FFh
P1.3~ 0: Port1 [3] ~ Port1 [0]
Mnemonic: P3
7
6
P3.7
P3.6
Address: B0h
0
Reset
P3.0
FFh
5
P3.5
4
P3.4
3
P3.3
2
P3.2
1
P3.1
P3.7~ 0: Port3 [7] ~ Port3 [0]
本说明书如有修改，恕不另行通知，请接½您的销售代理商以获取最新版本信息。
ISSFD-M054
22
Ver.H
SM39R04G1
08/2013
SYNCMOS [ SYNCMOS TECHNOLOGIES,INC ]
