SM39R04G1
内嵌 4KB
具有 ISP 功能的 Flash
和 256B RAM 的 8 位控制器
4. CPU结构
SM39R04G1结构由以下四部分组成：
a. 控制单元
b. 算法-逻辑单元
c. 存储器控制单元
d. RAM和SFR控制单元
SM39R04G1结构允许接受来自程序存储器的指令并与RAM或SFR做数据处理，以下各段详细叙述了主要功能寄存器。
Mnemonic
Description
Direct
Bit 7
Bit 6
8051 Core
ACC.7 ACC.6 ACC.5 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
RESET
ACC
B
Accumulator
B register
E0h
F0h
00H
00H
B.7
B.6
B.5
B.4
B.3
B.2
B.1
B.0
Program status
word
PSW
D0h
CY
AC
F0
RS[1:0]
OV
PSW.1
P
00H
SP
DPL
Stack Pointer
Data pointer low 0
Data pointer high
0
Data pointer low 0
Data pointer high
0
Auxiliary register
Interface control
register
81h
82h
SP[7:0]
DPL[7:0]
07H
00H
DPH
DPL1
DPH1
AUX
83h
84h
85h
91h
8Fh
DPH[7:0]
DPL1[7:0]
DPH1[7:0]
PTS[1:0]
00H
00H
00H
00H
00H
BRGS
-
-
-
-
PINTS[1:0]
DPS
IFCON
CDPR
-
-
-
-
ISPE
4.1. 累加器
ACC是一个累加器，大部分单操作指令的一个操作数取自累加器.
Mnemonic: ACC
Address: E0h
7
6
5
4
3
2
1
0
Reset
ACC.7 ACC.6 ACC05 ACC.4 ACC.3 ACC.2 ACC.1 ACC.0
00h
ACC[7:0]: The A (or ACC) register is the standard 8052 accumulator.
4.2. B 寄存器
B寄存器被用于乘法或除法指令，也可作为一般寄存器以存储临时数据.
Mnemonic: B
Address: F0h
7
6
5
4
3
2
1
0
Reset
B.7
B.6
B.5
B.4
B.3
B.2
B.1
B.0
00h
B[7:0]: The B register is the standard 8052 register that serves as a second accumulator.
本说明书如有修改，恕不另行通知，请接洽您的销售代理商以获取最新版本信息。
ISSFD-M054
19
Ver.H SM39R04G1 08/2013
SYNCMOS [ SYNCMOS TECHNOLOGIES,INC ]
