STM8S003K3 STM8S003F3
引脚排列和引脚说明
输入
针
号
针
名字
TYPE
浮动WPU
产量
分机。
高
速度OD
断片
X
HS
O3
X
PP
主
功能
（复位后）
默认
备用
功能
备用
功能
重映射后的
[选项位]
28
PD3/
TIM2_CH2/
ADC_ETR
PD4/BEEP/
TIM2_CH1
I / O
X
X
X
端口D3
定时器2 -
通道2 / ADC
外部触发
定时器2 -
通道
1 / BEEP输出
UART1数据
发送
UART1数据
接受
顶级
打断
定时器1 -
第4频道
[AFR6]
29
I / O
X
X
X
HS
O3
X
X
口D4
30
PD5/
UART1_TX
PD6/
UART1_RX
PD7 / TLI
[TIM1_CH4]
I / O
X
X
X
HS
O3
X
X
端口D5
31
I / O
X
X
X
HS
O3
X
X
端口D6
32
I / O
X
X
X
HS
O3
X
X
端口D7
(1)
I /同时用于高电流源/汇O引脚必须均匀绕包间隔。此外，该总
驱动电流必须遵守的绝对最大额定值（见
(2)
当MCU处于暂停/有源HALT模式， PA1会自动配置为输入弱上拉，不能用于唤醒
器件。在这种模式下， PA1的输出状态不被驱动。建议只在输入模式下使用PA1如果暂停/有源叫停
用于在该应用程序。
(3)
在开漏输出列， "T"定义了一个真正的开漏I / O （ P-缓冲区，弱上拉，并保护二极管连接到VDD不
实现）。
(4)
该PD1引脚是在复位阶段，内部复位释放后输入上拉。
5.2
5.2.1
STM8S003F3 TSSOP20 / UFQFPN20引脚排列和引脚说明
STM8S003F3 TSSOP20引脚排列和引脚说明
图4 ： STM8S003F3 TSSOP20引脚排列
UART1_CK/TIM2_CH1/BEEP/(HS)PD4
1
2
3
4
5
6
7
8
20
19
18
17
16
15
14
13
PD3 （ HS ） / AIN4 / TIM2_CH2 / ADC_ETR
PD2 （ HS ） / AIN3 / [ TIM2_CH3 ]
PD1(HS)/SWIM
PC7
（ HS ）
/ SPI_MISO [ TIM1_CH2 ]
PC6 （ HS ） / SPI_MOSI [ TIM1_CH1 ]
PC5 （ HS ） / SPI_SCK [ TIM2_CH1 ]
PC4
（ HS ）
/TIM1_CH4/CLK_CCO/AIN2/[TIM1_CH2N]
PC3 （ HS ） / TIM1_CH3 [ TLI ] [ TIM1_CH1N ]
2
PB4 （T） / I C_SCL [ ADC_ETR ]
2
PB5 （ T） / I C_SDA [ TIM1_BKIN ]
UART1_TX / AIN5 / （ HS ） PD5
UART1_RX / AIN6 / （ HS ） PD6
NRST
OSCIN/PA1
OSCOUT/PA2
VSS
VCAP
VDD
[ SPI_NSS ] TIM2_CH3 / （ HS ） PA3
9
10
12
11
1.
HS高吸收能力。
DocID018576第2版
21/99
STMICROELECTRONICS [ STMICROELECTRONICS ]
