1.引脚配置
顶视图
SDI
SCK
NCS
SDO
IRQ
DATA / nFSEL
CR / FINT / FCAP
CLKOUT
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
TRC101
NINT / DDET
RSSIA
VDD
RF_N
RF_P
GND
RESET
XTAL / REF
1.1引脚说明
针
1
2
3
4
5
名字
SDI
SCK
NCS
SDO
NIRQ
描述
SPI数据在
SPI数据时钟
片选输入
- 选择芯片的SPI数据事务。该引脚必须拉“低”为16
位读或写功能。参见图6时序规范。
SPI数据输出
中断请求输出
- 接收器将生成的低态有效中断请求
单片机在发生以下事件：
·发送寄存器准备接收下一个字节
·该FIFO已接收的比特的预编程量
•上电复位
· FIFO溢出/ TX寄存器下溢
·唤醒定时器超时
·负脉冲中断输入引脚NINT
·低于预先设定值，电源电压检测
DATA IN
- 当不使用内部TX寄存器时，该管脚可被用于手动调节数据
从外部主机处理器。如果内部TX寄存器使能时，此引脚必须连接到GND 。
数据输出
- 当不使用内部FIFO该引脚用于与7脚（恢复
时钟）接收数据。
为FIFO选择
- 当读取FIFO ，此引脚选择的FIFO和第一位出现在下
时钟。使用此引脚结合引脚7 。
恢复时钟输出
- 当使用数字滤波器（基带
滤波寄存器，
位[4]）和FIFO
禁用（配置
注册，
位[6] ），该引脚提供了从输入数据中恢复时钟。
FIFO INT
- 当内部FIFO使能（配置
注册，
位[ 6 ] ） ，此引脚充当FIFO
填写中断指示FIFO填补其预先设定的限制（ FIFO
配置寄存器，
位[ 7..4 ]）。
外部数据滤波电容
- 当模拟滤波器被使用（基带
滤波寄存器，
位[4]） ，这
销是可以使用的数据恢复主处理器的原始基带数据。外部
电容器构成的简单的低通滤波器具有内部规格为10Mohm串联电阻。电容值
可以选择的最大数据传输速率高达256kbps的。
可选主处理器时钟输出
XTAL
- 连接到一个10MHz的一系列晶体或外部振荡器的参考。
该电路包含一个
集成的负载电容（见
CON组fi guration寄存器）
为了最大限度地减少了外部元件
算。该晶体被用作PLL的，其产生的本振频率的基准。
的精度要求为生产公差，温度漂移和老化可测定
从所允许的最大本地振荡器频率误差。每当低频误差是
为应用程序必需的，所以可以“拉”的晶体，以精确的频率，通过改变
负载电容值。
EXT REF
- 外部基准，例如振荡器，可连接作为基准源。
通过连接一个.01uF电容。
复位输出
有内部上拉
系统接地
RF的Diff I / O
RF的Diff I / O
电源电压
模拟RSSI输出 -
模拟RSSI可以被用来确定实际的信号强度。该
响应和稳定时间取决于外部滤波电容。通常情况下，一个1000pF的电容将
提供最佳的响应时间对于大多数应用。
NINT
- 该引脚可被配置作为活性低的外部中断的芯片。当一个逻辑“0”是
施加到该引脚，它会导致NIRQ销（5 ）来切换，信号中断到外部处理器。
读状态寄存器的第一四（4 ）个比特通知中断的来源。该引脚可用于
从睡眠唤醒的事件。
有效的数据检测器输出 -
该管脚可被配置成当所述同步以指示有效数据
模式识别电路表示潜在的实际输入的数据。
6
DATA / nFSEL
7
CR / FINT / FCAP
8
9
CLKOUT
XTAL / REF
10
11
12
13
14
15
n重设
GND
RF_P
RF_N
VDD
RSSIA
16
NINT / DDET
3
RFM [ RF MONOLITHICS, INC ]
