欢迎访问ic37.com |
会员登录 免费注册
发布采购

HYS64T256020EU-3S-B 参数 Datasheet PDF下载

HYS64T256020EU-3S-B图片预览
型号: HYS64T256020EU-3S-B
PDF下载: 下载PDF文件 查看货源
内容描述: 240针无缓冲DDR2 SDRAM模组 [240-Pin unbuffered DDR2 SDRAM Modules]
分类和应用: 动态存储器双倍数据速率
文件页数/大小: 60 页 / 3289 K
品牌: QIMONDA [ QIMONDA AG ]
 浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第15页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第16页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第17页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第18页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第20页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第21页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第22页浏览型号HYS64T256020EU-3S-B的Datasheet PDF文件第23页  
Internet Data Sheet  
HYS[64/72]T256020EU-[25F/2.5/3/3S/3.7]-B  
Unbuffered DDR2 SDRAM Module  
3.3.2  
Component AC Timing Parameters  
Timing Parameters: Table 15 for DDR2–800, Table 16 for DDR2–667 and Table 17 for DDR2–533C.  
TABLE 15  
DRAM Component Timing Parameter by Speed Grade - DDR2–800  
Parameter  
Symbol  
DDR2–800  
Unit  
Note1)2)3)4)5)6)7)  
8)  
Min.  
Max.  
9)  
DQ output access time from CK / CK  
DQS output access time from CK / CK  
Average clock high pulse width  
Average clock low pulse width  
Average clock period  
tAC  
–400  
–350  
0.48  
0.48  
2500  
50  
+400  
+350  
0.52  
0.52  
8000  
––  
ps  
9)  
tDQSCK  
tCH.AVG  
tCL.AVG  
tCK.AVG  
tDS.BASE  
tDH.BASE  
ps  
10)11)  
10)11)  
10)11)  
12)13)14)  
13)14)15)  
tCK.AVG  
tCK.AVG  
ps  
DQ and DM input setup time  
DQ and DM input hold time  
ps  
125  
––  
ps  
Control & address input pulse width for each input tIPW  
0.6  
tCK.AVG  
tCK.AVG  
ps  
DQ and DM input pulse width for each input  
Data-out high-impedance time from CK / CK  
DQS/DQS low-impedance time from CK / CK  
DQ low impedance time from CK/CK  
tDIPW  
tHZ  
tLZ.DQS  
tLZ.DQ  
0.35  
9)16)  
9)16)  
9)16)  
17)  
tAC.MAX  
tAC.MAX  
tAC.MAX  
200  
tAC.MIN  
2 x tAC.MIN  
ps  
ps  
DQS-DQ skew for DQS & associated DQ signals tDQSQ  
ps  
18)  
CK half pulse width  
tHP  
Min(tCH.ABS  
,
__  
ps  
tCL.ABS  
)
19)  
20)  
DQ hold skew factor  
tQHS  
tQH  
300  
ps  
DQ/DQS output hold time from DQS  
t
HP tQHS  
ps  
Write command to DQS associated clock edges WL  
RL – 1  
– 0.25  
nCK  
tCK.AVG  
21)  
DQS latching rising transition to associated clock tDQSS  
+ 0.25  
edges  
DQS input high pulse width  
DQS input low pulse width  
DQS falling edge to CK setup time  
DQS falling edge hold time from CK  
Write postamble  
tDQSH  
tDQSL  
tDSS  
0.35  
0.35  
0.2  
tCK.AVG  
tCK.AVG  
tCK.AVG  
tCK.AVG  
tCK.AVG  
tCK.AVG  
ps  
21)  
21)  
tDSH  
0.2  
tWPST  
tWPRE  
tIS.BASE  
tIH.BASE  
tRPRE  
tRPST  
tRRD  
0.4  
0.6  
Write preamble  
0.35  
175  
250  
0.9  
22)23)  
23)24)  
25)26)  
25)27)  
28)  
Address and control input setup time  
Address and control input hold time  
Read preamble  
ps  
1.1  
0.6  
tCK.AVG  
tCK.AVG  
ns  
Read postamble  
0.4  
Active to active command period for 1KB page  
size products  
7.5  
28)  
28)  
Active to active command period for 2KB page  
size products  
tRRD  
10  
35  
ns  
ns  
Four Activate Window for 1KB page size products tFAW  
Rev. 1.0, 2006-10  
19  
10262006-SX8C-DEY8  
 复制成功!