Contents
PLX Technology, Inc.
8.4.5 Data Link Layer Considerations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8.4.5.1 Arbitration between DLLP and TLP . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8.4.5.2 DLLP ACK Frequency Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 112
8.4.5.3 DLLP UpdateFC Frequency Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 113
8.5 Latency . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
8.5.1 Queuing Effect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
8.5.2 Time Division Multiplex Effect . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
8.5.3 High-Priority Packets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
8.5.4 Smaller Size Packets . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
8.5.5 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
Chapter 9
Hot Plug Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .117
9.1 Hot Plug Purpose and Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
9.1.1 Hot Plug Controller Capabilities . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 117
9.1.2 Hot Plug Port External Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 118
9.1.3 Hot Plug Output Signal States for Disabled Hot Plug Slots . . . . . . . . . . . . . . . . . 121
9.2 PCI Express Capability Registers for Hot Plug . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 121
9.3 Hot Plug Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
9.4 Hot Plug Controller Power-Up/Down Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
9.4.1 Slot Power-Up Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
9.4.1.1 Configuring Hot Plug Controller Slot Power-Up Sequence Features
with Serial EEPROM . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
9.4.1.2 Slot Power-Up Sequencing when Power Controller Present Bit Is Set . . . 124
9.4.1.3 HP_PERSTx# (Reset) and HP_PWRLEDx# Output Power-Up
Sequencing when Power Controller Present Bit Is Clear . . . . . . . . . . . . . 127
9.4.1.4 Disabling Power-Up Hot Plug Output Sequencing . . . . . . . . . . . . . . . . . . . . 128
9.4.2 Slot Power-Down Sequence . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 129
9.5 Hot Plug Board Insertion and Removal Process . . . . . . . . . . . . . . . . . . . . . . . . . . . . 130
Chapter 10 Power Management . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .133
10.1 Power Management Capability . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 133
10.1.1 Device Power States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
10.1.1.1 D0 State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
10.1.1.2 D3hot State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
10.1.1.3 D3cold State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 135
10.1.2 Link Power Management State . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 136
10.1.3 PEX 8532 PCI Express Power Management Support . . . . . . . . . . . . . . . . . . . 137
Chapter 11 PEX 8532 Transparent Mode Port Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . .145
11.1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 145
11.2 Type 1 PEX 8532 Port Register Map . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 146
11.3 PEX 8532 Port Register Configuration and Map . . . . . . . . . . . . . . . . . . . . . . . . . . . 147
11.4 Register Access . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 148
11.4.1 PCI r2.3-Compatible Configuration Mechanism . . . . . . . . . . . . . . . . . . . . . . . . 148
11.4.2 PCI Express Enhanced Configuration Mechanism . . . . . . . . . . . . . . . . . . . . . . 149
11.4.3 PLX-Specific Memory-Mapped Configuration Mechanism . . . . . . . . . . . . . . . . 150
11.5 Register Descriptions . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 152
11.6 Configuration Header Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 153
11.7 Power Management Capability Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 168
11.8 Message Signaled Interrupt Capability Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 171
11.9 PCI Express Capability Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 173
11.10 Device Serial Number Extended Capability Registers . . . . . . . . . . . . . . . . . . . . . . 190
11.11 Power Budgeting Extended Capability Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 191
xii
ExpressLane PEX 8532AA/BA/BB/BC 8-Port/32-Lane Versatile PCI Express Switch Data Book
Copyright © 2007 by PLX Technology, Inc. All Rights Reserved – Version 1.6
PLX [ PLX TECHNOLOGY ]
