飞利浦半导体
初步speci fi cation
经济音频编解码器
表2
数字抽取滤波器的特性
项
通带纹波
阻带
动态范围
总增益时，
0分贝信号被输入到
ADC来数字输出
条件
0
−
0.45f
s
>0.55f
s
0
−
0.45f
s
DC
值（ dB）的
±0.05
−60
114
−1.16
过滤器流DAC （ FSDAC ）
UDA1345TS
注意：
但是应当指出的是，数字输出电平是
反比于ADC模拟电源。
这意味着它们具有恒定的模拟输入级和
提高电源的数字输出电平将
降低比例。
内插滤波器（ DAC ）
从1所述的数字滤波器内插至128F
s
通过一个装置
级联的递归滤波器和FIR滤波器的。
表3
数字内插滤波器特性
项
通带纹波
阻
动态范围
收益
双速
由于该设备支持的采样范围
8到100 kHz时，该设备可以支持双速（例如
44.1 kHz和48 kHz采样频率） ，只需
加倍系统的运行速度。在双速全功能
是可用的。
噪声整形器（ DAC ）
第3阶噪声整形器工作在128F
s
。它转移
带内量化噪声的频率远高于
音频频带。这种噪声整形技术使高
要达到的信号 - 噪声比。噪声整形
输出是使用一个过滤器转换为模拟信号
流的数字 - 模拟转换器。
条件
0
−
0.45f
s
>0.55f
s
0
−
0.45f
s
DC
值（ dB）的
±0.03
−65
116.5
−3.5
该FSDAC是一个半数字重建滤波器，
噪声整形器的1比特数据流转换为一个
模拟输出电压。滤波器系数是
实现为电流源，并在总结
输出的运算放大器的虚拟接地。在这
方式非常高的信号 - 噪声性能和低时钟
抖动的灵敏度。一个后置滤波器不需要因
至DAC的内在滤波功能。板载
放大器转换FSDAC输出电流的输出
电压信号可以驱动输出一行。
该FSDAC的输出电压按比例缩放
与电源电压。
功率控制
倘若该DAC加电或掉电，
余弦滚降静音将被执行（当供电
下）或余弦滚了去静音（通电时）会
来执行。这是为了防止当点击
开机或关机。此电源开/关静音需要
32
×
4 = 128个样本。
L3MODE或静态引脚控制
该UDA1345TS可在L3微控制器使用
接口方式或在静态引脚控制。该模式可
通过模式控制（ MC ）来设置MC1引脚（引脚8）
MC2 （引脚21 ） 。这些引脚的功能，是由于在
表4 。
表4
模式控制引脚MC1和MC2
MC2
低
低
高
静态销模式
高
MC1
低
高
低
高
模式
L3MODE
测试模式
重要提示：
在L3MODE的UDA1345TS是完全引脚
和功能与UDA1340M和兼容
UDA1344TS.
注意：
在UDA1345TS不支持低音增强和
高音。
2000年04月18
8
PHILIPS [ NXP SEMICONDUCTORS ]
