飞利浦半导体
初步speci fi cation
经济音频编解码器
UDA1345TS
模拟数字转换器（ADC）的
手册， halfpage
VSSA器（ADC） 1
VDDA器（ADC） 2
VINL 3
VREF （ A） 4
VINR 5
VADCN 6
VADCP 7
MC1 8
MP1 9
VDDD 10
VSSD 11
SYSCLK 12
MP2 13
MP3 14
MGS876
28 Vref的（ D）
27 VSSO
26 VOUTL
25 VDDO
24 VOUTR
23 VDDA （ DAC ）
该UDA1345TS的立体声ADC由两个
5阶Σ-Δ调制器。它们的改性
在差里奇编码器架构交换
电容实现。过采样率是64 。
模拟前端
模拟前端配有一个可选择的0分贝或
6分贝增益模块（引脚来选择此模式中给出
部分“ L3微控制器模式” ） 。该模块可
在应用中使用，其中两个1伏（有效值）和
2V（有效值）的输入信号可被输入到UDA1345TS 。
在应用中，有2V （有效值）的输入信号的情况下，
一个12千欧电阻，必须使用串联的输入
ADC。这形成了一个分压器，连同内部
ADC的电阻并确保只有1伏（有效值）的最大
被输入到IC 。使用这个应用程序为2 V （ RMS ）
输入信号，该开关必须被设置为0 dB 。当一个
1伏（有效值）的输入信号是输入到ADC以相同的
应用中，增益开关必须设置为6dB。
最大输入的概述电压允许
对于外部电阻和设定的存在
增益开关被列于表1;电源
电压被假定为3V。
表1
使用输入增益级的应用模式
INPUT GAIN
开关
0分贝
6分贝
0分贝
6分贝
最大
输入
电压
2 V （ RMS ）
1 V（ RMS ）
1 V（ RMS ）
0.5 V （ RMS ）
UDA1345TS
22 VSSA （ DAC ）
21 MC2
20 MP5
19 DATAI
18 DATAO
17 WS
16 BCK
15 MP4
图2引脚配置。
功能说明
该UDA1345TS容纳从模式而已，这
意味着所有应用程序的系统设备必须
提供的系统时钟（即系统时钟本身
和数字音频接口信号）。
系统时钟必须被锁定在频率到音频
数字接口输入的信号。
在BCK时钟可以高达128F
s
或者换句话说
BCK频率为128倍的字选择（ WS ）
频率或更少：F
BCK
= < 128
×
f
WS
.
重要提示：
在WS边必须落在下降沿
在BCK在任何时候都为数字I正确操作/ O
数据接口。
注意：
采样频率的范围是从5至100千赫，
不过，对于512F
s
时钟模式下，采样范围为
从5〜55千赫。
电阻器
(12 kΩ)
现
现
缺席
缺席
抽取滤波器（ ADC）
从64F抽取
s
到1F
s
在两个阶段中进行。
罪恶X
在第一阶段，实现一个4阶-----------特性。
-
x
该过滤器减少了8秒的采样率
级由2个半带滤波器和一个递归滤波器，
每个抽取通过因子2 。
2000年04月18
7
PHILIPS [ NXP SEMICONDUCTORS ]
