飞利浦半导体
产品speci fi cation
IC卡接口
I / O电路
三条数据线I / O， AUX1和AUX2是相同的。
空闲状态是由两条线来实现（ I / O和I / OUC ）
通过一个10kΩ的电阻（ I / O到V被拉高
CC
和
I / OUC到V
DD
).
I / O是参考V
CC
和I / OUC到V
DD
，因此允许
操作与V
CC
≠
V
DD
.
上一个下降沿时的第一面成为
高手。抗闩锁电路禁用下降沿的检测
边缘上的其他线路，成为一个奴隶。
过了一段时间延时T
D（ EDGE）的
（约200纳秒），则
N晶体管上的从一侧打开，从而
发送逻辑0出现在主机侧。
当主方返回到逻辑1 ，在P晶体管
在该时间延迟吨从动侧导通
D（ EDGE）的
和
然后双方都返回到其空闲状态。
这种积极的上拉功能可确保快速低到高
过渡;它能够最多传送超过1 mA至一个
0.9V的输出电压
CC
在80 pF负载。在该结束
有源上拉脉冲，输出电压仅依赖于
内部上拉电阻和负载电流（参见
Fig.4).
在这些线路上的最大频率为1兆赫。
非活动状态
TDA8004T
上电复位之后，电路进入非活动状态。一
电路的最小数目是活跃在等待
微控制器来启动会话。
•
所有卡上的联系人处于非活动状态（约200
Ω
to
GND ）
•
I / OUC ， AUX1UC和AUX2UC是高阻抗
（ 10 kΩ的上拉电阻连接到V
DD
)
•
电压发生器停止
•
晶振运行
•
电压监控器被激活。
激活序列
上电后，内部脉冲宽度延迟之后，该
系统控制器可以检查与该卡的存在
信号OFF （关闭= HIGH ，而CMDVCC为高
意味着该卡存在; OFF =低，而
CMDVCC为高电平表示没有卡的情况下） 。
如果卡中的读写器（它是这样的话，如果PRES或
PRES为true）时，系统控制器可以启动一个卡
会议通过拉动CMDVCC低。
下面的序列然后出现（见图5） ：
•
CMDVCC被拉低（T
0
)
•
该电压倍增器被启动（叔
1
~ t
0
)
•
V
CC
上升，从0至5伏以受控斜率
(t
2
= t
1
+
1
⁄
2
3T ） （ I / O ， AUX1和AUX2遵循V
CC
与一位
稍有延迟）
•
I / O ， AUX1和AUX2启用（T
3
= t
1
+ 4T)
•
CLK被施加到C3的接触（叔
4
)
•
RST启用（T
5
= t
1
+ 7T).
在定时信息的上方和下方，T是64倍
内部振荡器的周期，大约25
µs.
手册， halfpage
6
FCE270
12
Io
（MA ）
Vo
(V)
(1)
(2)
4
8
2
4
该时钟可被施加到卡通过以下方式：
•
设置CMDVCC LOW之前设置RSTIN高和
重置LOW吨之间
3
和T
5
; CLK将开始在这
的时刻。 RST将保持低电平，直到吨
5
，其中， RST是
使是RSTIN的副本。吨后
5
， RSTIN没有
在CLK采取进一步行动。这是允许的精确计
CLK脉冲触发RST之前。
如果不需要这一功能，然后CMDVCC可被设定
低配RSTIN低。在这种情况下， CLK将开始在t
3
和
吨后
5
， RSTIN可能是为了得到答案设置高
从卡请求（ ATR ） 。
0
0
20
40
T（ NS ）
0
60
（ 1 ）电流。
（ 2 ）电压。
Fig.4
的I / O ， AUX1 ， AUX2和输出电压和
电流作为时间过程中的功能
低到高的转变。
1999年12月30日
8
PHILIPS [ NXP SEMICONDUCTORS ]
