飞利浦半导体
产品speci fi cation
双重异步接收器/发送器（ DUART ）
SCC68692
4.测试条件输出：C
L
= 150pF的，除了中断输出。中断输出的测试条件：C
L
= 50pF的，R
L
= 2.7kΩ到V
CC
.
5.本规范将处以最高68000 CPU CLK为6MHz的。如果重复的总线读操作不被执行更高的CPU CLK的都可以使用。
连续的写操作，以相同的命令寄存器需要写入之间X1时钟的至少三个边缘。
6.本规范规定的下限CSN和IACKN低，保证，这将是低至少1 CLK周期。这一要求
精神疾病是由上CSN只，以保证DTACKN的断言，而不是保证部件的操作。
7.本说明书中时，才进行，以保证DTACKN被断言相对于X1 / CLK引脚的上升沿，如图中的定时
图中，不保证该部分的操作。如果设置时间被违反， DTACKN可以断言，如图所示，或者可以被断言1
时钟周期的后期。
8.样本单位的特性保证。
9.最小频率不进行测试，但设计有保证。
最大的对于T 10 325ns
A
> 70 ℃。
11.操作来为0MHz是有保证的设计。最低测试频率的2.0MHz 。
12.见UART应用笔记关机电流小于5μA 。
框图
该SCC68692 DUART包括以下八大
部分：数据总线缓冲器，运行控制，中断控制，定时，
通信通道A和B ，输入端口和输出端口。
参考框图。
本数据手册的技术规格部分，必须始终提供给
该DUART 。
如果外部使用一个晶体来代替，X 1应该用从动
一个类似于图9中的结构。
数据总线缓冲器
数据总线缓冲器提供的外部之间的接口
内部数据总线。它是由操作控制块来控制
允许读取和写入操作采取控制的地方
CPU和DUART 。
BRG
波特率发生器由振荡器或外部经营
时钟输入并能够产生18常用数据的
通讯波特率范围从50到38.4K波特。一
的3.6864MHz晶体或外部时钟必须被用于获取
标准波特率。来自波特率发生器的时钟输出，在16X的
实际波特率。计数器/定时器可以用作定时器到
倒计时的产生16X时钟用于任何其他波特率
晶振时钟或外部时钟。在四个时钟选择允许
独立的选择，对于每个接收器的任何的和发送器，
这些波特率或外部定时信号。
操作控制
操作控制逻辑接收来自操作命令
CPU和产生适当的信号，内部部分，以
控制设备操作。它包含地址译码和读取，并
写电路，以通过微处理器允许通信
数据总线缓冲器。写在DTACKN输出有效
与读周期，以指示该数据被锁存CPU的
在一个写周期期间，或有效数据出现在总线上的读
周期。
计数器/定时器（ C / T）
计数器定时器是一个16位可编程分频器，经营
1三种模式：计数器，定时器或超时模式。在所有的三个
模式，它使用加载到CTUR和CTLR 16位值
寄存器。 （计数器计时器上下预置寄存器）。
中断控制
单低电平有效中断输出（ INTRN ）提供这
于任何的八个内部事件的发生激活。
相关的中断系统的中断屏蔽寄存器
（ IMR）和中断状态寄存器（ ISR ） ，辅助控制
寄存器（ACR ），并且中断向量寄存器（IVR） 。该IMR
可以被编程为仅选择某些条件下，使
INTRN被认定。在ISR可以由CPU进行读
确定当前的所有活动中断的条件。当IACKN
断言和DUART有一个中断未决的DUART
响应通过将所述的IVR寄存器的内容上的数据
公交车和主张DTACKN 。
输出的OP3 - OP7可以被编程，以提供离散的中断
输出为发送器，接收器和计数器/定时器。
•
在定时器模式下，它产生的方波。
•
在计数器模式下，它产生的时间延迟。
•
在超时模式下，监控接收器的数据流和信号
数据流已暂停。在超时模式中的接收器的控制
在C / T的启动/停止。
计数器作为一个向下计数器，并设置其输出位
ISR（中断状态寄存器）每次经过0时。
计数器/定时器的输出可以被看到的OP引脚之一
或作为接收或发射的时钟。
定时器/计数器控制与六（ 6）“命令” ;启动C / T ，
停止C / T ，编写C / T ，预置寄存器，读C / T值，设置或重置
超时模式。
请参阅下计数器/定时器的命令的详细信息
寄存器描述。
定时电路
水晶时钟
定时块由一个晶体振荡器，一个波特率的
发生器，一个可编程的16位计数器/定时器，以及四个时钟
选择器。晶体振荡器的工作直接由晶体
通过X1 / CLK和X2输入连接。如果一个外部时钟
适当的频率是可用的，它可以被连接到
X1 / CLK 。时钟用作用于基本定时基准
波特率发生器（ BRG ） ，计数器/计时器和其他内部
电路。在规定的限值之内的时钟信号
通信通道A和B
该SCC68692的每个通信信道包括一
全双工异步接收器/发送器（UART） 。该
工作频率为每个接收器和发送器可以是
来自波特率发生器独立选择，计数器
计时器，或者从外部输入。
发射机接收来自CPU的并行数据，将其转换为
串行比特流，插入相应的启动，停止和可选
1998年9月04
8
PHILIPS [ NXP SEMICONDUCTORS ]
