飞利浦半导体
产品speci fi cation
双重异步接收器/发送器（ DUART ）
SCC68692
引脚说明
符号
D0–D7
CSN
PIN号
25,16,24,17
23,18,22,19
35
TYPE
I / O
I
名称和功能
数据总线：
用于传输的命令，数据和状态的双向三态数据总线
DUART和CPU 。 D0是最低显著位。
CHIP ENABLE ：
低电平输入信号。当低， CPU和DUART之间的数据传输是
在D0-D7使能为上述R / WN和A1〜A4的输入来控制。当CEN为高电平时， DUART地方
的D0-D7线路中的三态状态。
读/写：
一种高输入表示读周期和低的输入表示一个写周期，当一个周期是
由CSN输入的断言启动。
地址输入：
选择DUART内部寄存器和端口，用于读/写操作。
RESET ：
低水平清除内部寄存器（ SRA ， SRB ， IMR ， ISR ， OPR ， OPCR ） ，初始化IVR为十六进制
0F ，把OP0 - OP7在高状态，停止计数器/定时器，并把通道A和B中的非活动
状态，在标记（高）状态TxDA和TXDB输出。复位测试模式，设置MR指针指向MR1 。
数据传输应答：
三态低电平有效输出断言写，读，或中断周期来
表明CPU和DUART之间数据的正确传送。
中断请求：
低电平有效，开路漏极输出该信号通知CPU中的一个或多个8的
屏蔽的中断条件都为真。
中断响应：
低电平有效的输入指示中断确认周期。作为响应，该
DUART将放置在数据总线上的中断向量，并断言DTACKN如果它有一个待处理的中断。
晶体1 ：
晶体连接或外部时钟输入。时钟相应频率的晶体
（标称3.6864兆赫） ，必须在所有时间被提供。水晶连接，见图9 ，时钟定时。
水晶2 ：
水晶连接。参见图9。如果晶体不使用时，最好保持这个引脚没有连接
虽然它是允许的接地。
A通道接收串行数据输入：
所述至少显著位被接收的第一。 “马克”很高， “空间”为低。
通道B接收串行数据输入：
所述至少显著位被接收的第一。 “马克”很高， “空间”为低。
通道A发送串行数据输出：
所述至少显著位被首先发送。该输出
在“标记”状态时举行的发射机被禁用，闲置或在本地环回操作时
模式。 “标记”为高， “空间”低。
通道B发送串行数据输出：
所述至少显著位被首先发送。该输出
在“标记”情况举行时，发射器被禁用，闲置，或在本地环回操作时
模式。 “标记”为高， “空间”低。
输出0 ：
通用输出或信道的请求发送（ RTSAN ，低电平有效） 。可以
停用自动上接收或发送。
输出1 ：
通用输出或通道B发送请求（ RTSBN ，低电平有效） 。可以
停用自动上接收或发送。
输出2 ：
通用输出或通道发射机1X或16X时钟输出，或通道A
接收机1X时钟输出。
输出3 ：
通用输出或漏极开路，低电平计数器/定时器输出或通道B
发射机1X时钟输出，或通道B接收1X时钟输出。
输出4 ：
通用输出或通道A漏极开路，低电平有效， RxRDYAN / FFULLAN输出。
输出5 ：
通用输出或通道B的漏极开路，低电平有效， RxRDYBN / FFULLBN输出。
输出6 ：
通用输出或通道A漏极开路，低电平有效， TxRDYAN输出。
输出7 ：
通用输出或通道B的漏极开路，低电平有效， TxRDYBN输出。
输入0 ：
通用输入或通道清除发送低电平有效的输入（ CTSAN ） 。引脚具有内部
V
CC
拉器件的供给1-4
mA
的电流。
输入1 ：
通用输入或通道B的清除发送低电平有效的输入（ CTSBN ） 。引脚具有内部
V
CC
拉器件的供给1-4
mA
的电流。
输入2 ：
通用输入或通道B接收外部时钟输入（ RxCB ） ，或计数器/定时器
外部时钟输入。当使用外部时钟的接收器中，接收到的数据进行采样的
上升时钟沿。引脚有一个内部V
CC
拉器件的供给1-4
mA
的电流。
输入3 ：
通用输入或通道发送器外部时钟输入（ TxCA ） 。当外部
时钟用于由发射器，所发送的数据是在时钟的下降沿。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
输入4 ：
通用输入或通道的接收器外部时钟输入（ RxCA ） 。当外部
时钟用于由接收器中，接收到的数据进行采样，在时钟的上升沿。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
输入5 ：
通用输入或B通道变送器外部时钟输入（ TxCB ） 。当外部
时钟用于由发射器，所发送的数据是在时钟的下降沿。引脚具有
内部V
CC
拉器件的供给1-4
mA
的电流。
电源：
+ 5V电源输入。
地
R / WN
A1–A4
RESETN
8
1,2,5,6
34
I
I
I
DTACKn
INTRN
IACKN
X1/CLK
X2
RXDA
RXDB
TXDA
9
21
37
32
33
31
10
30
O
O
I
I
I
I
I
O
TXDB
11
O
OP0
OP1
OP2
OP3
OP4
OP5
OP6
OP7
IP0
IP1
IP2
29
12
28
13
27
14
26
15
7
4
36
O
O
O
O
O
O
O
O
I
I
I
IP3
2
I
IP4
39
I
IP5
38
I
V
CC
GND
40
20
I
I
1998年9月04
5
PHILIPS [ NXP SEMICONDUCTORS ]
