PE9704
超前信息
图2.引脚配置
GND
GND
GND
ENH
V
DD
LD
R
3
R
2
R
1
R
0
F
R
6
R
4
R
5
M
0
M
1
V
DD
V
DD
M
2
M
3
S_WR ，男
4
DATA ，男
5
GND
5
4
3
2
1
44 43 42 41 40
39
38
37
36
35
34
33
32
31
30
29
C
EXT
V
DD
PD_U
PD_D
GND
N / C
V
DD
D
OUT
V
DD
N / C
GND
7
8
9
10
11
12
13
14
15
16
17
18 19 20 21 22 23 24 25 26 27 28
时钟，男
6
D
模式
M
7
M
8
A
0
E_WR ，A
1
A
2
A
3
V
DD
F
IN
GND
表1.引脚说明
PIN号
1
2
3
4
5
6
7
8
9
10
11
12
13
14
引脚名称
V
DD
R
0
R
1
R
2
R
3
GND
R
4
R
5
M
0
M
1
V
DD
V
DD
M
2
M
3
S_WR
M
4
接口模式
两
直接
直接
直接
直接
两
直接
直接
直接
直接
两
两
直接
直接
串行
直接
串行
TYPE
（注1 ）
输入
输入
输入
输入
（注1 ）
输入
输入
输入
输入
（注1 ）
（注1 ）
输入
输入
输入
输入
输入
描述
电源输入。输入范围从2.85 V至3.15 V.绕过
推荐使用。
v计数器位0
v计数器位1
v计数器第2位
v计数器位3
地
v计数器第4位
v计数器第5位（ MSB ）
M计数器位0
M计数器位1
相同的引脚1
相同的引脚1
M计数器第2位
M计数器位3
频率寄存器加载使能输入。缓冲的数据被转移到频率
在S_WR上升沿注册。
M计数器第4位
二进制串行数据输入。数据输入LSB第一，并连续计时到20〜
位频率控制寄存器（ E_WR “低” ）或8位增强寄存器（ E_WR
“高” ）的时钟的上升沿。
15
16
数据
版权
Peregrine半导体公司2003
文件编号70 / 0083〜 00B
| |
UTSI
CMOS RFIC解决方案
第12页2
PEREGRINE [ PEREGRINE SEMICONDUCTOR CORP. ]
