引脚配置
PGOOD EN
FB
A3
VOUT
A4
A4
B4
C4
D4
E4
A3
B3
C3
D3
E3
A2
B2
C2
D2
E2
A1
B1
C1
D1
E1
A1
A2
B2
C2
D2
E2
MODE
B1
GND
B3
B4
C4
C1
C3
D3
E3
VIN
SW
D1
E1
D4
E4
图1. 俯视图
图2. 俯视图仰视图
引脚定义
焊点编号
名称
说明
A1
A2
A3
A4
PGOOD 电源正常。如果输出停止调节或处于软启动中，该开漏引脚拉至低电平。
EN
FB
使能。该引脚处于低电平时，器件为关断模式。该引脚不得悬浮。
FB。连接至电阻分压器。集成芯片将该引脚控制在 0.8 V。
VOUT
VOUT。VOUT 的感测引脚。直接连接至 COUT。
模式/同步。逻辑 0 允许芯片在轻载状态时自动切换至 PFM。保持高电平时，IC 保持在 PWM 模式。调
节器也将其开关频率同步至该引脚 (fMODE) 所提供频率的四倍 (4X)。该引脚不得悬浮。
B1
MODE
B2, B3,
C1 – C4
GND
AGND
VIN
接地。低端 MOSFET 以此引脚为参考。CIN 和 COUT 应使用最短路径返回到这些引脚。
模拟地。所有信号均以该引脚为参照。避免高 dV/dt 交流电流经由此引脚的路径。
电源输入电压。连接至输入电源。用最短路径连接至 CIN。
B4
D1, D2,
E1, E2
D3, D4,
E3, E4
SW
开关节点。连接至电感。
© 2013 飞兆半导体公司
FAN53541 • 1.0.2
www.fairchildsemi.com
3
ONSEMI [ ONSEMI ]
