功能说明
上电
当电源首次加电复位电路initializ-
ES组合
TM
并把它变成一个掉电状态所有
非必要的电路被停用和D
X
VF
R
O
VPO
b
和VPO
a
输出被置于高阻抗状态
给电时的设备的逻辑低电平或时钟必须
施加于MCLK
R
PDN引脚
和
FS
X
和FS或
R
脉冲
必须存在这样2断电控制模式
可第一个是拉MCLK
R
PDN引脚为高电平的
另一种方法是同时按住FS
X
和FS
R
连续输入
该设备将低掉电后约2毫秒
最后FS
X
或FS
R
将发生在第一脉冲电
FS
X
或FS
R
脉冲三态PCM数据输出D
X
将保持在高阻抗状态，直到第二FS
X
脉冲
同步操作
对于同步运行相同的主时钟，位
时钟应同时用于发射和接收二
rections在这种模式下时钟必须施加的MCLK
X
和MCLK
R
PDN端可用作掉电
控制在MCLK低水平
R
PDN上电设备
和高水平的对设备断电。在两种情况下
MCLK
X
将被选择作为主时钟的两个所述
发射和接收电路的时钟位也必须是AP-
合股BCLK
X
与BCLK
R
CLKSEL可以用来
选择合适的内部分频器为1 536的主时钟
兆赫1 544 MHz或2048 MHz的频率1 544 MHz运行
该设备可自动补偿的193个时钟
脉搏每帧
与BCLK的一个固定电平
R
CLKSEL引脚BLCK
X
会
选择为位时钟为发送和接收
指示表I表示操作的频率
它可以根据BCLK的状态来选择
R
CLKSEL在该同步模式的比特时钟BCLK
X
可以是从64千赫至2 048兆赫，但必须同步
理性与MCLK
X
每个FS
X
脉冲开始的编码周期和PCM
从过去的编码周期的数据被移位的出
ð启用
X
在BCLK的上升沿输出
X
经过8
位时钟周期的TRI-状态D
X
输出被返回到一
高阻抗状态，随着FS
R
脉冲PCM数据是
通过D锁存
R
输入在BCLK的下降沿
X
（或
BCLK
R
如果正在运行） FS
X
和FS
R
必须是同步的
MCLK
个R
表我选择的主时钟频率的
主时钟
频率选择
TP3067
主频
0
1
2 048 MHz的
1 536 MHz或
1 544 MHz的
2 048 MHz的
TP3064
1 536 MHz或
1 544 MHz的
2 048 MHz的
1 536 MHz或
1 544 MHz的
锡永的表现却MCLK
R
应该是同步的
与MCLK
X
这是很容易申请只实现了静态
逻辑电平到MCLK
R
PDN引脚这将自动
连接MCLK
X
所有内部MCLK
R
功能（参见引脚
说明）对于1 544 MHz运行的设备automati-
美云进行补偿的第193个时钟脉冲的每一帧
FS
X
开始，每个编码周期，并且必须是同步的
与MCLK
X
与BCLK
X
FS
R
开始每个解码周期
且必须是同步的BCLK
R
BCLK
R
必须是一个
时钟在表中所示的逻辑电平我不在异步有效
时模式BCLK
X
与BCLK
R
可从64运行
kHz至2 MHz的048
短帧同步操作
组合可以利用任何一个短帧同步脉冲（中
相同TP3020 21编解码器）或一个长帧同步
脉冲刚上电时器件处于短
帧模式在此模式下两个帧同步脉冲FS
X
和
FS
R
必须是一个位时钟周期长，时间关系
在指定的船只
图2
与FS
X
在下跌的高
BCLK的边缘
X
BCLK的下一个上升沿
X
使
D
X
三态输出缓冲器将输出符号位
以下七个上升沿时钟输出剩余
7位和一个下降沿禁止对D
X
产量
与FS
R
BCLK的下降沿期间，高
R
（ BCLK
X
in
同步模式） BCLK的下一个下降沿
R
锁存器
在符号位以下7下降沿锁存器中的
7剩余的比特的所有设备都可以利用短帧
同步脉冲的同步或异步操作
模式
长帧同步操作
既要使用长（ TP5116A 56编解码器），帧模式
帧同步脉冲FS
X
和FS
R
必须是三个或更多个
位时钟周期，在规定的时序关系
科幻gure 3
基于所述发射帧同步FS的
X
该公
BO会感觉或长或短帧同步脉冲是否
使用对于64千赫兹操作的帧同步脉冲
必须保持低了至少160毫微秒为D
X
三
态输出缓冲器被使能与FS的上升沿
X
或BCLK的上升缘
X
以较迟者为准并附带
第一个位同步输出为符号位以下7
BCLK
X
上升沿时钟输出余下的七位的
D
X
输出由落下BCLK禁用
X
边缘以下
第八上升沿或FS
X
变低者为准
谈到以后的上升沿对接收帧同步脉冲
FS
R
将导致在D中的PCM数据
R
在被锁存于
BCLK的下八下降沿
R
（ BCLK
X
同步
模式）的所有设备都可以利用长帧同步脉冲在
同步或异步模式
发射部分
发送部分输入是一个运算放大器以
使用两个外部电阻提供的增益调整
SEE
图4
低噪声和高带宽允许的收益
在整个音频频带超过20dB成为现实
美化版运算放大器驱动RC组成的一个单位增益滤波器
有源前置滤波器和一个8阶开关钙
pacitor带通滤波器，时钟频率是256kHz的输出
此过滤器直接驱动编码器的采样和保持电路
在A D根据是扩型
M-法
（ TP3064 ）或A律（ TP3067 ）编码约定的精密度
锡安电压基准修剪制造业亲
韦迪的输入过载（T
最大
标称值为2 5V峰） （见
BCLK
R
CLKSEL
异步操作
对于异步操作，单独的发射和接收
时钟可以应用于MCLK
X
和MCLK
R
必须为2 048
兆赫为TP3067或1 536 MHZ 1 544兆赫的
TP3064的，不一定同步获得最佳transmis-
3
NSC [ NATIONAL SEMICONDUCTOR ]
