连接图
双列直插式封装
塑料芯片载体
TL ħ 5070 - 6
顶视图
订单号TP3064J或TP3067J
见NS包装J20A
订单号TP3064WM或TP3067WM
见NS包装M20B
TL ħ 5070-2
顶视图
订单号TP3064N或TP3067N
见NS包装N20A
订单号TP3064V或TP3067V
见NS包装V20A
引脚说明
符号
VPO
a
GNDA
VPO
b
VPI
VF
R
O
V
CC
FS
R
功能
的接收功率的非反相输出
扩音器
模拟地所有的信号都参考
该引脚
接收功率的反向输出
扩音器
反相输入端接收功率放大器
接收滤波器的模拟输出
正电源引脚V
CC
E A
5V
g
5%
接收帧同步脉冲使
BCLK
R
为PCM数据转变为D-
R
FS
R
是一个
8 kHz的脉冲序列见
图2
和
3
为
时序的详细信息
接收数据输入的PCM数据被移入
D
R
继FS
R
前沿
该位时钟，将数据移入ð
R
后
在FS
R
领先优势可能会有所不同64千赫
到2 048 MHz的备选可以是一个逻辑
输入它选择
1 536 MHz的1 544 MHz或2048 MHz的频率
在同步模式下主时钟
BCLK
X
同时用于发射和接收
方向（见表I）
接收主时钟必须是1 536 MHz的
1 544 MHz或2048 MHz的可能
异步MCLK
X
但应
同步的MCLK
X
为了获得最好的
性能当MCLK
R
连接
持续低MCLK
X
被选择用于所有
内部时序当MCLK
R
连接
持续高器件上电
下
2
符号
MCLK
X
功能
传输主时钟必须在1 536 MHz的
1 544 MHz或2048 MHz的可能
异步MCLK
R
最好的
性能从实现同步
手术
该位时钟，移出的PCM数据
D上
X
可能会有所不同，从64 kHz至2 MHz的048
但必须是同步的MCLK
X
该三态PCM数据输出，是
财政司司长启用
X
发送帧同步脉冲输入，
启用BCLK
X
对转移出来的PCM数据
D
X
FS
X
在8 kHz的脉冲序列见
图2
和
3
对时序的详细信息
开漏输出，在低脉冲
编码器时隙
模拟环回控制输入必须设置
为逻辑“0”为正常运行时拉
到逻辑“1”的发射滤波器的输入是
来自发射器的输出断开
前置放大器和连接到所述VPO
a
接收功率放大器的输出
发送输入放大器的模拟输出
用于外部设定增益
发送输入放大器的非反相输入
发送输入的非反相输入端
扩音器
负电源引脚V
BB
eb
5V
g
5%
BCLK
X
D
X
FS
X
D
R
BCLK
R
CLKSEL
TS
X
LB琼脂
GS
X
VF
X
I
b
VF
X
I
a
V
BB
MCLK
R
PDN
NSC [ NATIONAL SEMICONDUCTOR ]
