欢迎访问ic37.com |
会员登录 免费注册
发布采购

LF398N 参数 Datasheet PDF下载

LF398N图片预览
型号: LF398N
PDF下载: 下载PDF文件 查看货源
内容描述: 单片采样保持电路 [Monolithic Sample-and-Hold Circuits]
分类和应用: 采样保持电路
文件页数/大小: 13 页 / 523 K
品牌: NSC [ NATIONAL SEMICONDUCTOR ]
 浏览型号LF398N的Datasheet PDF文件第3页浏览型号LF398N的Datasheet PDF文件第4页浏览型号LF398N的Datasheet PDF文件第5页浏览型号LF398N的Datasheet PDF文件第6页浏览型号LF398N的Datasheet PDF文件第8页浏览型号LF398N的Datasheet PDF文件第9页浏览型号LF398N的Datasheet PDF文件第10页浏览型号LF398N的Datasheet PDF文件第11页  
LF198 / LF298 / LF398 , LF198A / LF398A
应用提示
(续)
护技术
逻辑输入信号延迟,计算出波形的斜率
在阈值点形成,以确保它是至少
1.0 V / μs的。
采样动态信号
抽样误差为移动输入信号可能会导致更多
间取样和保持的用户比其他任何纸张混乱
rameter 。主要的原因是,许多用户使
假定采样和保持放大器是真正
锁定于输入信号,而在采样模式。在AC-
tuality ,还有通过电路有限的相位延迟creat-
荷兰国际集团的输入输出电压差为快速移动的信号。在AD-
DITION ,虽然产量可能已经解决,保持
电容器由于300Ω串联电阻的额外延迟
Tor的芯片上。这意味着,在目前的“持有”
命令到达时,保持电容器的电压可以是某处
什么比实际的模拟输入不同。的效果
这些延迟是相对由延迟造成的影响
逻辑从采样开关电路举行。为前
充裕,可以考虑在10 kHz的20 Vp-p的模拟输入。马克西 -
妈妈的dV / dt为0.6 V / μs的。没有模拟相位延迟和100
ns的逻辑延迟,人们可以期望达到( 0.1微秒) ( 0.6V /μs的)
= 60 mVerror如果“持有”信号接近最大的dV / dt抵达
输入的。一个正向输入端将给予60 mV的ER-
ROR 。现在假定为1 MHz (3 dB)的带宽的整体
模拟循环。此产生的160毫微秒的相位延迟。如果
保持电容器看到这个精确的延迟,那么错误,由于模拟
延迟将( 0.16微秒) ( 0.6 V / μs的) = -96毫伏。总输出误差
是60毫伏(数字) -96毫伏(模拟),共-36毫伏。对
让人困惑的,模拟延迟比例持有
电容值,而数字延迟保持不变。一个家庭
曲线(动态抽样误差)的包含协助估算
配合错误。
标曲线
孔径时间
已被列入SAM-
耦条件,其中SAM-在输入稳定
耦时期,但几乎可以遇到突然变化
暗合了“持有”的命令。该曲线是根据
1毫伏误差送入输出。
第二曲线,
保持稳定时间
表示时间重新
需要准备输出到“持有”的COM后回落至1毫伏
命令。
数字馈通
快速上升时间逻辑信号可能会导致由进料保持错误
从外部进入的同时,放大器,模拟输入
被置于保持模式。为了减少这种问题,板子
布局应保持逻辑线路尽可能从
模拟输入和C-
h
引脚。接地守着痕迹可能
也可以使用周围的输入线,特别是如果它被驱动
从高阻抗源。降低高振幅
逻辑信号为2.5V也会有帮助。
DS005692-5
采用10引脚布局。各地Ç卫队
h
被绑定到输出。
7
www.national.com