2 0引脚说明
（续）
PQFP
针无
PLCC
针无
AVJG
针无
针
名字
I O
描述
总线接口引脚
（续）
43
45
40
后
I
总线应答
总线应答是一个积极的信号，高表示
CPU已经授予总线的DP83902A如果直接总线访问
所需BREQ应该连接到BACK
绑返回到V
CC
会导致一个
僵局
总线请求
总线请求是用来请求总线为高态有效信号
DMA传输这个信号是自动生成的，当FIFO需求
服务
RESET
复位是低电平有效，并将DP83902A在复位模式
立即无包被发送或接收的DP83902A直到STA
位设置影响命令寄存器的中断屏蔽寄存器数据配置
注册和发送配置寄存器DP83902A将执行复位
在10 BSCK周期
极性
一个TTL MOS高电平有效的输出，该信号通常是在低
状态当TPI模块检测到连续七链路脉冲，三
与反极性POL连续接收的数据包被断言
发送使能发送
一个TTL MOS高电平输出有人断言
为约50ms每当DP83902A中任AUI发送数据或
TPI模式
碰撞
一个TTL MOS高电平输出，它将置约50
每当DP83902A检测无论是在AUI或TPI模式的碰撞毫秒
工厂测试输入
用于检查芯片的内部功能本应
在正常操作期间低绑
双绞线，发送器输出
这些高驱动CMOS电平输出
被电阻性地结合外部对芯片产生一个差动输出
与均衡信号，以补偿码间干扰（ISI ）的
双绞线介质
双绞线接收输入
这些输入馈送一个差分放大器
这通过有效的数据到ENDEC模块
GOOD链接链接DISABLE
该引脚具有双重功能的输入和输出
该功能在复位信号的上升沿锁存由DP83902A
即在芯片上返回到正常操作复位后
作为输出该引脚配置为开漏N沟道器件，是
适合驱动LED将被锁定为搬迁芯片复位，如果输出
连接到LED或悬空电路在正常条件下（双绞线
链接不破）的输出将是低， LED将点亮的漏极开路
输出将被关断，如果在双绞线链路已经检测到被破坏
建议在LED的颜色是绿色的，该输出将被拉到
以约15的kX内部电阻高的AUI模式
当此引脚具有一个内部上拉电阻到V
DD
接低电平变成
一个输入端和所述链路完整性检查被禁止
TPI静噪SELECT
该引脚选择TPI模块的输入静噪
阈值时对RXI接低电平输入静噪门限
g
输入
符合以10BASE - T规范当设置为高的RXI
g
投入运行
与降低静噪等级，允许其使用与电缆或电缆的长度更长
具有较高的损失，如果该引脚悬空内部下拉使
ST- NIC的TPI默认为较高的静噪等级
20兆赫
这是一个MOS TTL电平信号，这是振荡器的缓冲版本
X 2是合适的，以驱动外部逻辑
外部振荡器输入
地面X2
如果使用该引脚的振荡器应该连接到地，如果
水晶使用该引脚应直接与晶体
模式选择
当高TX
a
和TX
b
处于空闲相同的电压
状态为低电平时发送
a
为正相对于发射
b
在空闲
国家在变压器的初级
6
45
46
42
BREQ
O
52
53
50
RESET
I
网络接口引脚
47
48
45
POL
O
49
50
47
TXE TX
O
50
51
55 56
58 59
51
52
54 55
56 57
48
49
54 55
56 57
COL
TEST
TXOd
b
TXO
a
TXO
b
TXOd
a
RXI
a
RXI
b
GDLNK
LNKDIS
O
I
O
64 65
69
61 62
67
61 62
65
I
I O
73
70
SQsel
I
70
71
72
74
68
69
70
71
66
67
69
71
20兆赫
X1
GND
X2
SEL
O
I
I
I
NSC [ NATIONAL SEMICONDUCTOR ]
