茂矽
V58C265804S
高性能
2.5伏8M ×8 DDR SDRAM
4银行X的2Mbit ×8
初步
6
系统频率（F
CK
)
时钟周期时间（T
CK3
)
时钟周期时间（T
CK2.5
)
时钟周期时间（T
CK2
)
166兆赫
6纳秒
6.5纳秒
7ns
7
143兆赫
7纳秒
7.5纳秒
8ns
8
125兆赫
8纳秒
9 NS
10ns
特点
s
4银行X的2Mbit ×8的组织
s
与系统的高速数据传输速率
频率高达166 MHz的
s
用于控制数据写入面膜（ DM ）
s
由BA0 & BA1控制四家银行
s
可编程CAS延时： 2 ， 2.5 ， 3
s
可编程的缠绕顺序：顺序
或交织
s
可编程突发长度：
2，4， 8，用于连续型
2，4， 8为交错型
s
自动和控制预充电命令
s
挂起模式和掉电模式
s
自动刷新和自刷新
s
刷新间隔： 4096次/ 64毫秒
s
可提供66引脚400密耳的TSOP -II
s
SSTL - 2兼容的I / O
s
双倍数据速率（ DDR ）
s
双向数据选通（DQS ），用于输入和
输出数据，有源上两边缘
s
片DLL对齐DQ和DQS与过渡
CLK转变
s
差分时钟输入CLK和CLK
s
电源2.5V
±
0.2V
描述
该V58C265804S是四银行DDR DRAM或 -
ganized为4银行X的2Mbit X 8 V58C265804S
通过就业实现高速的数据传输速率
荷兰国际集团在芯片架构，多个预取位
然后将输出数据传送到系统同步
时钟
所有的控制，地址的，电路是同步的
的发布用的外部支持的正边沿
合股时钟。 I / O事务是可能的两个
DQS的边缘。
操作四个存储体中跨
时尚阔叶允许随机访问操作
发生在更高的速率比用标准
DRAM的。一个顺序和无缝数据速率POS-
sible根据突发长度， CAS延迟和
该设备的速度等级。
设备使用图
操作
温度
范围
0
°
C至70
°
C
包装外形
JEDEC 66 TSOP II
•
CLK的周期时间（纳秒）
–6
•
动力
标准。
•
-7
•
-8
•
L
•
温度
标志
空白
V58C265804S修订版1.3 2000年1月
1
MOSEL [ MOSEL VITELIC, CORP ]
