茂矽
行激活命令
V58C265804S
由中科院控股出具的银行激活命令和WE高， CS和RAS低点上升
在时钟的边缘。在DDR SDRAM有4个独立的银行，所以两张银行选择地址（ BA
0
和
BA
1
）被支持。该行激活命令必须在任何读或写操作之前，应用能
被执行。从世行激活命令到第一个延迟读或写命令必须满足或
超过最低RAS到CAS的延迟时间（t
RCD
分钟）。一旦银行已经被激活，它必须是预
在充电之前另一个银行激活命令可以被应用到相同的组。的最小时间间隔
之间的交错行激活命令（银行A到B银行，反之亦然）是银行银行延迟
时间（t
RRD
分钟）。
银行激活时间
（ CAS延时= 2 ，突发长度=任意）
T0
T1
T2
t
RAS
（分钟）
t
RCD
（分钟）
CK ， CK
BA /地址
命令
行/列
激活/ A
行/列
READ / A
银行
售前/ A
行/列
激活/ A
行/列
激活/ B
T3
Tn
t
RC
Tn+1
Tn+2
t
RP
（分钟）
Tn+3
Tn+4
t
RRD
（分钟）
Tn+5
开始预充电银行A
读操作
与该DLL使能，在一个系统内的相同频率上工作的所有设备都保证有
DQ和DQS相之间CK输入无关的器件密度的相同的时序关系，亲
塞斯变化，或技术的产生。
数据选通信号（DQS ）在每次读取被驱动芯片外同时与输出数据（DQ）
周期。相同的内部时钟相位来驱动所述输出数据和数据选通两个芯片信号关闭到
最小化数据选通和输出数据之间的偏移。此内部时钟相位名义上对准到
输入差分时钟（ CK，CK ）由片上的DLL。因此，当DLL被启用，且时钟频率
昆西是在指定的范围进行适当的DLL操作中，数据选通（ DQS） ，输出数据（DQ）内，并
系统时钟（CK）均标称对准。
由于数据选通和输出数据紧密耦合的系统中，数据选通脉冲信号可以被去
铺放并用于输出数据锁存到接收设备。公差为DQS和之间的偏移
DQ （T
DQSQ
）是更严格的比对能够以CK DQ （T
AC
）或DQS与CK （T
DQSCK
).
V58C265804S修订版1.3 2000年1月
8
MOSEL [ MOSEL VITELIC, CORP ]
