欢迎访问ic37.com |
会员登录 免费注册
发布采购

V54C3128804VT 参数 Datasheet PDF下载

V54C3128804VT图片预览
型号: V54C3128804VT
PDF下载: 下载PDF文件 查看货源
内容描述: 的128Mbit SDRAM 3.3伏, TSOP II / SOC封装8M ×16 , 16M ×8 , 32M ×4 [128Mbit SDRAM 3.3 VOLT, TSOP II / SOC PACKAGE 8M X 16, 16M X 8, 32M X 4]
分类和应用: 动态存储器
文件页数/大小: 49 页 / 681 K
品牌: MOSEL [ MOSEL VITELIC, CORP ]
 浏览型号V54C3128804VT的Datasheet PDF文件第4页浏览型号V54C3128804VT的Datasheet PDF文件第5页浏览型号V54C3128804VT的Datasheet PDF文件第6页浏览型号V54C3128804VT的Datasheet PDF文件第7页浏览型号V54C3128804VT的Datasheet PDF文件第9页浏览型号V54C3128804VT的Datasheet PDF文件第10页浏览型号V54C3128804VT的Datasheet PDF文件第11页浏览型号V54C3128804VT的Datasheet PDF文件第12页  
V54C3128(16/80/40)4V(T/S)
x4 Configuration
Column Addresses
A0 - A9, A11, AP, BA0, BA1
Row Addresses
A0 - A11, BA0, BA1
Block Diagram
Column decoder
Sense amplifier & I(O) bus
Column decoder
Sense amplifier & I(O) bus
Column decoder
Sense amplifier & I(O) bus
Bank 0
Bank 1
Bank 2
Column decoder
Sense amplifier & I(O) bus
CAS
RAS
CKE
WE
CS
V54C3128(16/80/40)4V(T/S) Rev.1.2 August 2002
8
DQM
CLK
CILETIV LESO M
Column address
counter
Column address
buffer
Row address
buffer
Refresh Counter
Row decoder
Memory array
Row decoder
Memory array
Row decoder
Memory array
Row decoder
Memory array
Bank 3
4096 x 2048
x 4 bit
4096 x 2048
x 4 bit
4096 x 2048
x 4 bit
4096 x 2048
x 4 bit
Input buffer
Output buffer
Control logic & timing generator
I/O
1
-I/O
4