MT9125
初步信息
24引脚PDIP
MCLK
F0i
C2o
DSTO
DSTI
BCLK
VSS
ENB2
ENB1
MS1
MS2
MS3
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
ENS
EN2
EN1
ADPCMo
ADPCMi
ENA
VDD
IC
PWRDN
格式
A/µ
MS4
28引脚PLCC
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
MCLK
1
2
主时钟输入。这个4.096 MHz的时钟被用作一个内部主时钟，并且必须
在操作的两个ST-总线和SSI模式设置。这是一个TTL电平输入。
在ST-总线模式MCLK的输入（也称为C4I在ST-总线而言）是从衍生
同步4.096 MHz的时钟可从第1层收发器设备。在C4I时钟，
输入到MCLK ，用在这种模式下既作为内部主时钟，用于导出
C 20的输出时钟和EN1 / EN2输出使能选通。
在SSI模式4.096 MHz主时钟必须来自于外部源。这
主时钟可以是异步相对于8 kHz的帧参考。
2
3
F0i
帧同步脉冲输入的ST- BUS接口操作。该输入应接低电平
如果不需要ST-总线操作。
这是一个TTL电平输入。
为2.048MHz时钟输出， ST- BUS的应用程序。这个时钟是由2 MCLK分和
反转。的-C 20输出的活动状态由F0i输入引脚状态的约束。
F0i输入
C 20的输出
V
SS
V
DD
主动F0i频闪
禁用（ SSI模式下自动激活）
启用
启用和对齐F0i由于C4I输入在MCLK
3
4
C2o
4
5
5
6
DSTO
DSTI
串行PCM字节输出流。参阅图12的序列的时序图。
串行PCM字节的输入数据流。参阅图12的序列的时序图。
这是一个TTL电平输入。
8-18
MS1
MS2
MS3
NC
MS4
A/µ
格式
12
13
14
15
16
17
18
DSTO
DSTI
BCLK
VSS
NC
ENB2
ENB1
4
3
2
1
28
27
26
•
MCLK
F0i
C2o
NC
ENS
EN2
EN1
5
6
7
8
9
10
11
25
24
23
22
21
20
19
ADPCMo
ADPCMi
ENA
VDD
NC
IC
PWRDN
描述
MITEL [ MITEL NETWORKS CORPORATION ]
