先进的信息
见表10和表11中的帧输出偏移
编程。
存储器块编程
该MT90826为用户提供的能力
初始化两种整个连接的内存块
帧。位13到每个连接的内存15
位置将与存储在图案进行编程
中位13至15的控制寄存器。
块编程模式通过设置启用
存储器块的程序（ MBP）的比特的控制
注册新高。当块编程实现
（BPE ）位的控制寄存器被设置为高，则
块编程数据将被加载到位
13到15的每个连接存储单元的。该
其他连接存储位（位0到12）装
零。当内存块编程
完成后，设备重置BPE位为零。
误码监测
该MT90826允许用户执行误码
通过发送伪随机模式，以监视
选择ST-总线输出信道和接收该
从模式选择的ST- BUS输入通道。该
伪随机模式可通过内部产生的
装置中的2的多项式
15
-1.
用户就可以选择伪随机模式是
通过编程呈现在ST- BUS通道
TM0和TM1位连接的内存。当
TM0和TM1位为高时，所述伪随机
图案被输出到所选择的ST-总线输出
通道。伪随机模式是再
通过其是ST-总线输入信道接收
使用中的位误码的BSA和BCA位选择
速率输入寄存器（ BISR ） 。内部误码
反跟踪这则错误计数
存储在所述位错误计数寄存器（ BECR ） 。
误码测试开启和关闭的
控制寄存器SBER位。设定从位
零到一启动误码测试和使
内部误码计数器。当该位为
从一到零，内部误码编程
计数器传送中的错误计数到误码
计数寄存器。
在控制寄存器中，一个零到的一种过渡
CBER位复位位错误计数寄存器和
内部误码计数器。
CMOS
MT90826
延迟通过MT90826
的信息从所输入的串行的开关
流提供给所述输出串行数据流的结果，在一
吞吐量延迟。该装置可被编程以
执行时隙交换的功能不同
对每个信道吞吐量延迟功能
的基础。对于语音应用程序，选择变量
吞吐量延迟，以确保之间的最小延迟
输入和输出数据。在宽带数据应用，
选择不断吞吐延迟维持
通过开关的信息帧的完整性。
通过该装置的延迟，根据所述变化的
通过TM位中选定的吞吐量延迟的类型
连接存储器。
可变延迟模式（ TM1 = 0 ， TM0 = 0 ）
在这种模式下，延迟时间为仅依赖于
源和目标信道的组合及
是独立的输入和输出流。
恒定延迟模式（ TM1 = 1， TM0 = 0）
在这种模式下，帧的完整性被维持在所有
通过利用多个开关CON连接gurations
数据存储器缓冲区。
微处理器接口
该MT90826提供了一个并行微处理器
接口，用于非复用的总线结构。这
接口与摩托罗拉非复用兼容
巴士。所需的微处理器信号是
16位数据总线（D0 -D15 ），14位的地址总线（ A0〜
A13）和4控制线（ CS，DS， R / W和DTA） 。
请参阅图14为摩托罗拉非复用
微创时机。
该MT90826微创提供给接入
内部寄存器，连接和数据存储器。所有
地点提供阅读除外/写访问
数据存储器， DRR和BECR寄存器这是
只读的。
对于数据存储器读操作，连续两
微处理器周期是必需的。读
地址（ A0 - A13 ）应保持相同的
两个连续的读周期。该数据存储器
从网络连接第一个读周期的内容应该被忽略。
正确的数据存储量将呈现
到在第二读周期，数据总线（D0 -D15 ） 。
9
MITEL [ MITEL NETWORKS CORPORATION ]
