先进的信息
CMOS
MT90826
引脚说明（续）
＃引脚MQFP
52
引脚PBGA ＃
K13
名字
CLK
描述
主时钟（可承受5V输入） ：
串行时钟
移入/移出上的串行数据流的数据。该引脚接受
8.192MHz的或16.384 MHz的时钟频率。该CPLL
在控制寄存器位确定的使用
时钟频率。参见表6的细节。
输出驱动使能（ 5V容限输入） ：
这是
输出使能控制引脚为STo0到STo31系列
输出。见表2的详细信息。
串行输入流为0〜 31帧的评价
输入0到31 （ 5V容限输入） ：
串行数据输入
流。这些数据流可以具有2.048的数据速率，
4.096 ， 8.192或16.384 Mb / s的，这取决于该值
编程为位DR0 - DR2在控制寄存器中。在
帧评估模式，它们被用作帧
评估的投入。
55
J13
ODE
56
57
58
59
67-70
78,79
82,83
91-94
102-105
113-116
126-129
137-140
61-64
72-75
85-88
96-99
107-110
118,119
122,123
131-134
142-145
148-153
154,155
158
3-7
8,9
H13
H12
G13
G12
F13,F12,E13,E12
B13,A13
A12,B12
C11,C10,C9,C8
A7,B7,A6,B6
A5,B5,A4,B4
A2,B2,A1,B1
E2,F2,E1,F1
G11,F11,E11,D11
D13,C13,D12,C12
A11,B11,A10,B10
B9,A9,B8,A8
C7,C6,C5,C4
A3,B3
D3,C3
D2,C2,C1,D1
G1,G2,H1,H2
G3,J1,H3,J2,J3,K1,
K2,K3
L1
L2,M1,M2,M3,N1,
N2,N3
STi0/FEi0,
STi1/FEi1
STi2/FEi2
STi3/FEi3
STi4-7/FEi4-7
STi8-9/FEi8-9
STi10-11/FEi10-11
STi12-15/FEi12-15
STi16-19/FEi16-19
STi20-23/FEi20-23
STi24-27/FEi24-27
STi28-31/FEi28-31
STo0 - 3
STo4 - 7
STo8 - 11
STo12 - 15
STo16 - 19
STo20 ， STo21
STO22 ， STo23
STo24 - 27
STo28 - 31
D0 - 5,
D6,D7
D8
D9 - 13
D14,D15
ST- BUS输出0 〜31 （三态输出） 。
串行
数据输出流。这些数据流可以具有数据率
为2.048 ， 4.096 ， 8.192 ，或16.384 Mb / s的，这取决于所
在DR0位编程值 - DR2中控
注册。
数据总线0 -15 （ 5V耐压I / O） ：
这些引脚形成
微处理器端口的16位数据总线。
10
M4
DTA
数据传输确认（三态输出） ：
此输出脉冲低，从三态时，表示一个
数据总线传输完成。一个上拉电阻器是必需的
持有当销处于三态高电平。
数据选通（ 5V容限输入） ：
此低电平输入
与CS相结合的作品，使读写
操作。
读/写（ 5V容限输入） ：
此输入控制
期间处理的数据总线（D0 -D15 ）的方向
微处理器访问。
片选（ 5V容限输入） ：
有源低投入使用
由一个微处理器来激活微处理器的端口。
地址0 - 13 （可承受5V输入） ：
这些生产线提供
在A0 - 访问内部时A13地址线
寄存器或存储器。
无连接
15
N5
DS
14
N4
读/写
13
16-20
23-31
1,2,39,80,81,120,
121,159,160
M5
M6,N6,N7,M7,N8
N9,N10,M8,M9,L7
L8,M10,L9,A10
E3,F3,K8,
L3,L4,L5,L6
CS
A0 - A4
A5-A13
NC
5
MITEL [ MITEL NETWORKS CORPORATION ]
