MT90823
CMOS
回ST-总线输入信道（即， STON
通道
m
数据环回的STi
N
通道
m).
如果LPBK位为低时，环回功能是
禁用。为了正确每通道环回操作，
帧延迟的内容偏移寄存器必须
被设置为零。
位V / C各连接（可变/恒定延迟）
内存位置允许每通道选择
变量和常量吞吐量之间的延迟
模式。
环回位应被用于诊断
唯一的目的;该位应该被设置为零为正常
操作。如果所有LPBK位被置为高电平所有
连接的存储器位置时，相关的
ST- BUS输出通道数据在内部循环
A7
（注1 ）
A6
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
A5
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
0
0
.
1
1
A4
0
0
0
0
0
0
0
0
0
.
1
1
0
0
.
1
1
0
0
.
1
1
A3
0
0
0
0
0
0
0
0
0
.
1
1
0
0
.
1
1
0
0
.
1
1
A2
0
0
0
0
1
1
1
0
0
.
1
1
0
0
.
1
1
0
0
.
1
1
A1
0
0
1
1
0
0
1
0
0
.
1
1
0
0
.
1
1
0
0
.
1
1
A0
0
1
0
1
0
1
0
0
1
.
0
1
0
1
.
0
1
0
1
.
0
1
位置
控制寄存器CR
接口模式选择寄存器， IMS
帧同步注册， FAR
框输入失调寄存器0 ， FOR0
框输入失调寄存器1 ， FOR1
框输入失调寄存器2 ， FOR2
框输入偏移寄存器3 ， FOR3
CH 0
通道1
.
30章
CH 31
CH 32
33章
.
62章
CH 63
64章
65章
.
126章
127章
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
（注2 ）
（注3）
（注4 ）
注意事项：
1位A7要高访问数据和连接存储位置。位的A7的要低访问寄存器。
2.通道0 〜31时，使用串行接口时的2Mb / s模式。
3.通道0 〜63时，使用串行接口时的4Mb / s模式。
4.通道0 〜127时，使用串行接口时的8Mb / s模式。
表4 - 内部寄存器和内存地址映射
在连接OE位
内存
0
1
1
1
ODE销
不在乎
0
0
1
在IMS注册OSB位
不在乎
0
1
不在乎
ST- BUS输出驱动器状态
每通道
高阻抗
高阻抗
启用
启用
表5 - 输出高阻抗控制
12
MITEL [ MITEL NETWORKS CORPORATION ]
