MT89L86
（CML）是在ST-总线输出数据流输出
每帧除非ODE输入引脚为低电平。
如果ME的位为高，则MT89L86行为如同
比特2 （信息频道）和0 （输出使能）
每一个连接内存HIGH （ CMH ）的位置分别为
置为HIGH ，而不管实际值。如果ME位
为低电平，则bit 2和0的每个连接的内存
高定位功能正常。例如，如果第2位
的CMH为高电平时，相关联的ST段总线输出
通道在消息模式。如果CMH的第2位
的SAB和CAB位为低，则该内容
在CMH和CML德网络NE源信息
时隙的（流和信道），它是要
切换到输出。
如果ODE输入引脚为低电平，则所有串行输出
被设置为高阻抗。如果ODE为高电平，则bit 0
（输出使能）的CMH位置让（如果
HIGH ）或禁用（如果LOW ）输出驱动程序
相应的各个ST- BUS输出流和
通道。
第1位（ CSTO位）的每个连接的内容
内存高的位置被输出到集体安全条约组织引脚
每帧。集体安全条约组织引脚为2048 Mbit / s的
输出承载256位。如果集体安全条约组织位被置高，
在集体安全条约组织输出相应的位传输
HIGH 。如果集体安全条约组织位为低电平时，相应的位
集体安全条约组织输出传输低。的内容
该CMH的集体安全条约组织256位传输
依次为集体安全条约组织输出引脚，并
同步到2.048 Mb / s的ST -BUS流。对
允许延迟任何外部控制电路的
集体安全条约组织位的内容是输出前一个通道
上ST-总线的相应的信道流。
例如， CSTO比特位置0的内容
在CMH的（ ST0 ， CH0 ） ，传输
同步与ST- BUS通道31 ，第7位，
的集体安全条约组织位的位置内容32 （ ST1 ， CH0 ）
在ST- BUS通道31位6 CMH传输。
为CSTO操作更为详细的描述，
请参阅应用程序的第6注MSAN -123 。
在V / C位每（可变/恒定延迟）
连接存储器高的位置让per-
变量和常量之间的信道选择
吞吐量延迟模式。
在MT89L86的初始化
在初始化或上电时，的内容
连接存储器高可以在任何状态下。这
是一个潜在的危险状况的多个时
MT89L86 ST- BUS输出被连接在一起形成
矩阵，因为这些输出可以精读FL ICT 。该ODE
引脚应保持低电平上电时将所有
在高阻抗状态输出。
超前信息
在微处理器的初始化例程，该
微处理器应编程所需的活性
通过矩阵的路径，并把所有其他
通道进入高阻抗状态。关怀
应注意，没有两个ST-总线输出驱动
同时总线。
当这个过程是
完成后，在微处理器控制
矩阵可以把ODE信号高放弃
高阻抗状态控制的OE位
CMH （ CMH
b
0s).
RESET引脚可用于48引脚SSOP
封装。当该引脚设置为低电平最少
100n的秒， ST-总线输出被投入到高
与所有寄存器的内容被设置为高阻态
零。
12
MITEL [ MITEL NETWORKS CORPORATION ]
