MT8920B
CMOS
控制总线被用来之间进行通信
该内存的和并行环境。
两
并行到串行
转换器
和
一
串行 - 并行转换器接口的双端口
RAM中的至STPA的ST-总线端口。此端口
由两个串行输出流和一个串行
输入流2048 kbit / s的运行。
这
两个输出和一个输入CON组fi guration是
设计成允许一个单一的STPA ，以形成一个完整的
控制接口敏迪的数字中继接口
（ MT8976 ， MT8978和MT8979 ），它有两个
串行输入和一个串行输出控制流。
ST-总线的时钟电路，地址发生器和
各种控制和中断寄存器完成
STPA的功能。
操作模式
操作的三个基本模式
µP
外设
模式（模式1 ） ，快速RAM模式（模式2 ）和巴士
控制器模式（模式3）使用两个选择
外部输入引脚。这些输入MMS和MS1
和被译码为示于表1每当
彩信= 1的设备驻留在模式1。在这种模式下，
MS1销不可用，并且被用于不同
功能。
当MMS = 0时，模式2或3个被选择为
通过输入MS1确定。如果MS1 = 1，模式2是
选择的，如果MS1 = 0，方式3被选中。
每个STPA的方式提供了不同的
引出线来缓解不同的接口要求
并行环境。这些示于图3中
下文。在
µP
外设模式的设备用途
与68000型一致的接口信号
µP
总线。模式2 ，快速内存模式，采用典型的信号
标准内存接口类型。模式3的界面
信号非常类似的模式2以外的信号
的地址和控制信号被提供作为
由STPA输出。
总线控制器模式＃ 3
VDD
彩信
忙
24/32
STo1
STo0
D7
D6
D5
D4
D3
D2
D1
D0
C4i
F0i
MS1
STi0
CS
OE
WE
A0
A1
A2
A3
A4
STCH
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
彩信
DCS
24/32
STo1
STo0
D7
D6
D5
D4
D3
D2
D1
D0
功能说明
该STPA （ ST- BUS并行存取）设备提供
敏迪的ST- BUS之间一个简单的接口
并行的系统环境。该ST-总线是一个
同步的时分，多路串口
有数据流运行在2048布辛方案
千比特/秒。该ST-总线是访问的主要手段
用于语音，数据和控制信息，以Mitel的
家庭数字通信的组件，
包括北美和欧洲的数字中继
接口， ISDN U和S数线接口，滤波器
编解码器，速率适配器等。 STPA提供
多种工作模式，根据优化
的信息的类型进行处理。
用于接口的并行数据和控制信息
到ST总线，例如信令和链路控制
数字中继线，将STPA提供
µP
访问模式
（模式1 ） ，并且看起来像一个68000型外设。在
这种模式下，该设备提供了强大的中断
功能，在监控数字中继线或线路有用
状态（即，同步，报警等），或用于
建立信息之间的通信链路
微处理器。
接口高速数据或者多声道的声音/
数据到ST -BUS进行切换或传输的
STPA具有高速同步存取方式
（模式2）和类似的一个快速RAM的行为。对于语音存储
和前进，批量数据传输，数据缓冲和
其他类似的应用中， STPA具有
无控制器模式（模式3 ），其中它提供了
地址和控制信号给并行总线这
是用于进行直接传送到有用
ST-总线从外部设备诸如RAM缓冲器。
该STPA是双端口设备中所示的
在图1中的并行功能框图。
可直接访问三个双口RAM的端口，
两个发射和一个接收。地址，数据和
µP
外设模式＃ 1
C4i
F0i
IACK
STi0
CS
DS
读/写
A0
A1
A2
A3
A4
A5
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
彩信
DTACK
IRQ
STo1
STo0
D7
D6
D5
D4
D3
D2
D1
D0
C4i
F0i
MS1
STi0
CS
OE
读/写
A0
A1
A2
A3
A4
A5
VSS
快速RAM模式＃ 2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
图3 - 模式1 ，2，3引脚连接
3-6
MITEL [ MITEL NETWORKS CORPORATION ]
