MT8920B
CMOS
STi0
IACK ， MS1
F0i
C4i
VDD
彩信
DTACK ，
忙， DCS
4
3
2
1
28
27
26
•
28引脚PDIP / SOIC
图2 - 引脚连接
引脚说明
针＃
1
2
名字
C4i
F0i
描述
‡
4.096 MHz时钟。
ST-总线定时时钟用于建立比特小区边界为串行
总线。
帧脉冲。
用于将STPA同步到2048千字节的低脉冲会/ s的ST- BUS
流。 C4I到F0i identi网络下降沿后来的科幻RST下降沿ES的开始
一帧。
中断应答（模式1 ） 。
这个低电平有效的输入信号的当前总线周期是
一个中断向量取指周期。在接收到该确认时， STPA会
输出在D中的用户编程的向量号
0
- D
7
表示该中断源。
模式选择1 （模式2,3 ） 。
此输入用于选择设备的操作模式。低
应用于此引脚将选择模式3 ，而高将选择模式2 （参见表1 ）
ST- BUS输入0 。
这是输入的2048 kbit / s的ST-总线的串行数据流。
片选。
这个低电平有效的输入，用于选择所述的STPA用于并行存取。
数据选通（模式1） 。
这个低电平有效输入表示对STPA具有有效数据，对数据
在写操作或过程中在数据总线上的STPA必须输出有效数据总线
读操作。
输出使能（模式2 ） 。
此低电平输入使能数据总线驱动器输出。
输出使能（模式3 ） 。
这个低电平有效输出指示所选择的设备是为
读取，并且数据总线可用于传输数据。
读/写（模式1,2）。
该输入去音响未列名的数据总线传送作为一个读（R / W = 1）或写
（R / W = 0）的周期。
写使能（模式3 ） 。
这个低电平有效的输出指示数据总线上的数据是被
写入到外部设备的选定的位置。
3
IACK
MS1
4
5
6
STi0
CS
DS
OE
OE
7
读/写
WE
8-12
A0-A4
地址总线（模式1,2 ） 。
这些输入被用于选择内部寄存器和双端口
回忆STPA的。
A0-A4
地址总线（模式3 ） 。
由STPA生成并重新这些地址输出佛罗里达州的ECT
在内部RAM中的地址位置的信息将被从取出或存储英寸
在此模式中生成用于访问对于直接存储器传送的外部设备。
3-4
A4
A5 ， STCH
VSS
D0
D1
D2
D3
C4i
F0i
IACK ， MS1
STi0
CS
DS ， OE
R / W， WE
A0
A1
A2
A3
A4
A5 ， STCH
VSS
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
VDD
彩信
DTACK ，忙， DCS
IRQ ， 24/32
STo1
STo0
D7
D6
D5
D4
D3
D2
D1
D0
12
13
14
15
16
17
18
CS
DS ， OE
R / W， WE
A0
A1
A2
A3
5
6
7
8
9
10
11
25
24
23
22
21
20
19
IRQ ， 24/32
STo1
STo0
D7
D6
D5
D4
28引脚J形引线
MITEL [ MITEL NETWORKS CORPORATION ]
