初步信息
引脚说明（续）
针＃
名字
DIP PLCC
14
15
21
22
NT / LT
TSTEN
描述
MT8910-1
NT / LT模式选择。
CMOS输入。当高， DSLIC是安装在NT模式。当
低， LT模式被选择。
I / O结构测试使能输入。
这种积极的高投入使所有的内置测试
数字输入和输出结构。请参阅“ I / O结构Test"中的功能描述
更多的细节。绑到V
SS
以进行正常操作。
超脉冲。
在LT模式下，输入脉冲一次，每个超帧（ 12毫秒）的，
当低C4b的一个F0B低脉冲内的下降沿时，设置发送
超帧的边界。
在NT模式下，一个244 ns的宽输出脉冲每隔12毫秒表示的边界
传超。 NT模式，超帧定时从行信号产生
时基，正因为如此， SFb中才会有效，一旦收发机已经达到满
激活。
16
23
SFB
17
18
25
27
C4b
F0b
4096 kHz的数据时钟。
在LT模式下， 4096千赫ST -BUS总线时钟输入。在NT的模式， 4096
千赫ST-总线时钟的输出频率被锁定到线路信号。
帧脉冲。
在LT模式下， 8 kHz的输入脉冲指示活跃ST- BUS的开始
道次。在NT模式，从线路信号中提取的8 kHz的输出脉冲指示
活性ST-总线信道时间的开始。
振荡器输出。
当MT8910-1工作于外部时钟（通常LT
模式）连接OSC2到外部变换器的提供10.24兆赫± 5ppm的输出
时钟（参见“ 10.24 MHz的时钟Interface"部分） 。
当与晶体（通常NT模式）操作连接的基本的一个引线
模式并行谐振晶体（ 10.24 MHz的± 50ppm的情况下的NT模式）。
19
30
OSC2
20
31
OSC1
振荡器输入。
当DSLIC工作于外部时钟（通常是LT模式）
连接OSC1到外部逆变器（参见图11）的输入端。
当与晶体操作（通常NT模式）连接，另一引线的
基本模式并行谐振晶体（ 10.24 MHz的± 50ppm的情况下的NT模式）。
21
22
23
24
25
26
27
28
32
33
34
38
41
42
43
44
2,4,7,
9 -11,
17,24
26,28
29,35
36,37
39,40
MRST
V
DD
IC
AV
DD
V
BIAS
V
REF
L
IN-
L
IN +
NC
主复位。
低电平CMOS输入执行DSLIC的主复位。
电源输入。
内部连接。
悬空。
模拟电源。
连接到V
DD
.
偏置电压。
去耦到AV
SS
通过一个1.0 μF陶瓷电容。
参考电压。
去耦到AV
SS
通过一个1.0 μF陶瓷电容。
线路信号输入负。
内部偏置在V
偏见。
线路信号输入端加。
内部偏置在V
偏见。
无连接。
离开开路。
9-5
MITEL [ MITEL NETWORKS CORPORATION ]
